资源列表
[VHDL编程] verilog-juanjima
说明:卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快-Convolutional code is an important forward error correcti<邓博于、> 在 2024-12-28 上传 | 大小:10kb | 下载:1
[VHDL编程] bujinji-(kuozhan)
说明:基于CPLD的步进电机控制实现,使用VHDL语言进行编程,通过控制开关,可以实现正转快速,正转慢速,反转快速,反转慢速四种不同的状态。- Based on CPLD stepper motor control implementation using VHDL language programming, by controlling the switch, you can achieve fast forward, slow for<孙大幕> 在 2024-12-28 上传 | 大小:73kb | 下载:1
[VHDL编程] AD9826-verilog
说明:使用Verilog编写的ad9826的控制模块-the module of ad9826 with verilog<zengshaoqing> 在 2024-12-28 上传 | 大小:5kb | 下载:1
[VHDL编程] Video_mixer
说明:Video transient with support of Fade, Wipe, Cut and Fade to black.<ahmad> 在 2024-12-28 上传 | 大小:2kb | 下载:1
[VHDL编程] shuzipaobiao_all
说明:VErilog源码,数字跑表数码管显示,按键控制-VErilog source, digital stopwatch digital display, control buttons<June> 在 2024-12-28 上传 | 大小:843kb | 下载:1