[VHDL编程] txc_ad9957ctrl

说明：ad9957芯片配置程序，包括将并行18位数据专程spi口传输。基于quartusII创建-ad9957 chip configuration procedures, including a special trip to the parallel 18-bit data transfer spi port. Created based on quartusII
<唐先成> 在 2024-12-24 上传 | 大小：1kb | 下载：1

[VHDL编程] summeri_verilog

说明：verilog的学习总结，包括自己学习verilog的一些经验-Summary of learning verilog, verilog, including some of their own learning experience
<唐先成> 在 2024-12-24 上传 | 大小：7kb | 下载：1

[VHDL编程] NIOS-II-AD-data

说明：在NIOS-II 系统中AD 数据采集接口的设计与实现-NIOS-II system in the AD Data Acquisition Interface Design and Implementation
<周勇> 在 2024-12-24 上传 | 大小：193kb | 下载：1

[VHDL编程] SHA1

说明：SHA1 Verilog code. 8bit interfaces
<Tommy> 在 2024-12-24 上传 | 大小：10kb | 下载：1

[VHDL编程] FPGA

说明：讲述FPGA设计的四种常用思想与技巧,典型分析-About four common FPGA design ideas and techniques
<陈燕凯> 在 2024-12-24 上传 | 大小：106kb | 下载：1

[VHDL编程] mult

说明：32位浮点乘法器的源代码，用verilog来实现的-32-bit floating point multiplier source code to achieve with verilog
<yolin> 在 2024-12-24 上传 | 大小：2kb | 下载：1

[VHDL编程] pipelined-mips-cpu

说明：用verilog语言描述了MIPS的5级流水线。-Language described by verilog MIPS 5-stage pipeline.
<jack chen> 在 2024-12-24 上传 | 大小：167kb | 下载：1

[VHDL编程] PCIbus_Verilog

说明：PCI总线（Slave）接口FPGA的实现代码，全部为Verilog语言源码文件，还包括测试代码，内附设计实用说明文档。-PCI Bus (Slave) interface to FPGA implementation of the code, all source code files for the Verilog language, but also test the code, included the design and p
<Field> 在 2024-12-24 上传 | 大小：418kb | 下载：1

[VHDL编程] Advanced-FPGA-Design-Techniques

说明：FPGA高级设计技巧Xilinx篇，非常有参考价值-Xilinx Advanced FPGA design techniques articles, very valuable
<阿飞> 在 2024-12-24 上传 | 大小：1.9mb | 下载：1

[VHDL编程] verilog--beep_ambulance

说明：altera FPGA学习测试例程序 蜂鸣器演示救护车声音 verilog beep_ambulance-altera FPGA test case study demonstrates the ambulance program buzzer sounds verilog beep_ambulance
<yangpu> 在 2024-12-24 上传 | 大小：294kb | 下载：1

[VHDL编程] Writing-Testbenches

说明：如何写RTL的测试平台，仿真模型，进行系统验证。-Writing Testbenches-Functional Verification of HDL Models(2nd)
<cuixx> 在 2024-12-24 上传 | 大小：12.06mb | 下载：1

[VHDL编程] res

说明：基于FPGA的六路抢答器的设计，是我毕业设计中的一部分内容，花了很长时间编写的，通过的仿真和实验调试，希望大家喜欢，一起交流，一起进步-FPGA-based design of six-way Responder is my part in the graduation, took a long time writing, through the simulation and experimental testing, hope you
<飞天德> 在 2024-12-24 上传 | 大小：1.24mb | 下载：1