[VHDL编程] UART

说明：本人用verilog编写的UART协议，经测试可用。(I am prepared to use verilog UART protocol, the test is available.)
<chenpeiweiweiwei> 在 2024-12-28 上传 | 大小：505kb | 下载：0

[VHDL编程] S02_CH02_MIO

说明：xilinx zynq的mio口测试工程，内容很详细(zynq mio test,about zynq mio pin test,very useful)
<美机灵> 在 2024-12-28 上传 | 大小：19mb | 下载：0

[VHDL编程] cordic_xls_1-0

说明：this cordic is bravo you should redd this
<kloseray> 在 2024-12-28 上传 | 大小：7kb | 下载：0

[VHDL编程] Reference Designs Docs

说明：ml605_BIST_pdf_xtp056_12.3 ml605_fmc_xm104_ibert_pdf_xtp091_12.3 ml605_getting_started_guide ml605_IBERT_pdf_xtp046_12.3 ml605_MIG_pdf_xtp047_12.3 ml605_multiboot_pdf_xtp043_12.3 ml605_PCIe_Gen1_x8_pdf_xtp044_12.3
<carlpeng> 在 2024-12-28 上传 | 大小：46.73mb | 下载：0

[VHDL编程] MAC网络控制的物理层控制程(VHDL)

说明：MAC网络控制的物理层控制程(VHDL)(The physical layer control of MAC network control (VHDL))
<卢生> 在 2024-12-28 上传 | 大小：8kb | 下载：0

[VHDL编程] cpu_uart_leds_ip

说明：基于Altera 的一个IP核，能完成串口收发,以及自定义IP,可以作为自定义AXI总线接口的例子(Based on Altera's IP core, to complete the serial transceiver, as well as custom IP, as a custom AXI bus interface example)
<机智的伟哥哥> 在 2024-12-28 上传 | 大小：18.87mb | 下载：0

[VHDL编程] major1_contrast

说明：code to enhance a picture in verilog.
<nishusingla> 在 2024-12-28 上传 | 大小：1.7mb | 下载：0

[VHDL编程] major_threshold

说明：code to perform thresholding operation on a picture
<nishusingla> 在 2024-12-28 上传 | 大小：3.96mb | 下载：0

[VHDL编程] major_brightness

说明：code to perform brightness operation
<nishusingla> 在 2024-12-28 上传 | 大小：1.81mb | 下载：0

[VHDL编程] major1

说明：code for inverting an image in verilog
<nishusingla> 在 2024-12-28 上传 | 大小：31kb | 下载：0

[VHDL编程] Minor-1

说明：code for "booth multiplier" using verilog
<nishusingla> 在 2024-12-28 上传 | 大小：580kb | 下载：0

[VHDL编程] DE2_70_D5M_LTM

说明：filtre de sobel sur fpga
<jordra> 在 2024-12-28 上传 | 大小：197kb | 下载：0