资源列表

« 1 2 ... .69 .70 .71 .72 .73 4174.75 .76 .77 .78 .79 ... 4311 »

[VHDL编程cmos_i2c_ov7670

说明:完成OV7670摄像头的一个I2C协议配置,从机主机的时序读取编写功能(Complete the OV7670 camera an I2C protocol configuration, slave host timing read write function)
<子炎恋紫雪 > 在 2024-10-07 上传 | 大小:22528 | 下载:0

[VHDL编程sdram_ip

说明:完成SDRAM的上电配置,状态机编写其读写模块,存储模块,并通过两个异步作为存储和读取的通道(Complete the SDRAM power-on configuration, the state machine to write its read-write module, memory module, and through two asynchronous as a storage and read the channel)
<子炎恋紫雪 > 在 2024-10-07 上传 | 大小:166912 | 下载:0

[VHDL编程fen

说明:分频器,可以实现时钟分频,频率变小则周期变长(Frequency divider, can realize clock frequency division, frequency becomes smaller, then the cycle becomes longer)
<佳12345 > 在 2024-10-07 上传 | 大小:140288 | 下载:0

[VHDL编程AD9832

说明:AD9832频率计的VHDL驱动,可以调整频率及相位(VHDL driver for AD9832 frequency meter)
<高少波 > 在 2024-10-07 上传 | 大小:1627136 | 下载:0

[VHDL编程IIR滤波器的FPGA设计

说明:基于verilog hdl语言对IIR滤波器设计(Design of IIR filter based on Verilog HDL language)
<jmcjgp > 在 2024-10-07 上传 | 大小:1688576 | 下载:0

[VHDL编程pwm with tb final

说明:pwm with testbench in verilog ,synthesizable
<addy007 > 在 2024-10-07 上传 | 大小:189440 | 下载:0

[VHDL编程LMS

说明:least mean square algo implemented on verilog
<addy007 > 在 2024-10-07 上传 | 大小:189440 | 下载:0

[VHDL编程sequence detector

说明:sequence detector in verilog for xilinx
<addy007 > 在 2024-10-07 上传 | 大小:189440 | 下载:0

[VHDL编程FIR

说明:FIR filter in verilog for xilinx ise design suit
<addy007 > 在 2024-10-07 上传 | 大小:190464 | 下载:0

[VHDL编程aes-master

说明:aes master by vhdl code and decode
<Nguyen Nam> 在 2024-10-07 上传 | 大小:68608 | 下载:0

[VHDL编程aes128-hdl-master

说明:Verilog AES hdl key 128 bit code and decode
<Nguyen Nam> 在 2024-10-07 上传 | 大小:856064 | 下载:0

[VHDL编程aes-project-master

说明:aes project vhdl FPGA
<Nguyen Nam> 在 2024-10-07 上传 | 大小:1096704 | 下载:0
« 1 2 ... .69 .70 .71 .72 .73 4174.75 .76 .77 .78 .79 ... 4311 »

源码中国 www.ymcn.org