资源列表

« 1 2 ... .64 .65 .66 .67 .68 4169.70 .71 .72 .73 .74 ... 4311 »

[VHDL编程(笔记)Quartus-II-9.1完全操作教程

说明:Quartus II 的操作指南 新手操作指南 有详细步骤和截屏(a detailed guide of Quartus II)
<miyoujia > 在 2024-10-07 上传 | 大小:528384 | 下载:0

[VHDL编程design

说明:使用有限状态机完成序列检测,是FPGA开发中的基础程序(sequence detection with state mation)
<tc280 > 在 2024-10-07 上传 | 大小:161792 | 下载:0

[VHDL编程DATA_Scramble

说明:扰码器的FPGA实现,选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)
<菜菜0106 > 在 2024-10-07 上传 | 大小:31744 | 下载:0

[VHDL编程uart_rxd

说明:用Verilog实现UART,有分频模块,可调整波特率(UART with Verilog, there are frequency divider module, can adjust the baud rate)
<zmxer > 在 2024-10-07 上传 | 大小:10801152 | 下载:0

[VHDL编程W5300_IF

说明:实现FPGA与W5300 芯片的百兆以太网通信 ,实际项目中应用很多(Fast Ethernet communication between FPGA and W5300 chip, the actual project in many applications)
<bug赵 > 在 2024-10-07 上传 | 大小:4096 | 下载:0

[VHDL编程dac_controller

说明:以ip核的形式来控制数模转换芯片,减少cup开支。(dac controller ip /dac controller)
<haohmf > 在 2024-10-07 上传 | 大小:2048 | 下载:0

[VHDL编程Digital_Tube_Core

说明:以ip核的形式来控制数码管显示,减少cpu资源开支。(Digital_Tube_Core/Digital_Tube ip)
<haohmf > 在 2024-10-07 上传 | 大小:3072 | 下载:0

[VHDL编程RX_IP_Source

说明:串口接收ip核,配合 nios 使用,减少cpu资源开支。(uart receive TX_IP_Source)
<haohmf > 在 2024-10-07 上传 | 大小:12288 | 下载:0

[VHDL编程TX_IP_Source

说明:串口发送ip核,配合 nios 使用,减少资源开支。(uart transmit TX_IP_Source)
<haohmf > 在 2024-10-07 上传 | 大小:9216 | 下载:0

[VHDL编程Verilog_HDL时序篇 教程及代码

说明:对于verilog时序篇较好的一套学习资料,附有源代码及工程文件,可跟着教程自学(A good set of learning information for Verilog timing chapter, with source code and engineering documents, you can follow the tutorial self-study)
<UestcCoder > 在 2024-10-07 上传 | 大小:60368896 | 下载:0

[VHDL编程EightLEDSame

说明:实现数码管数据移位显示,例如第一次显示0123456,第二次为1234560(Digital tube data shift display)
<稷下 > 在 2024-10-07 上传 | 大小:207872 | 下载:0

[VHDL编程SRAM_OK

说明:SRAM配置OV7620帧缓存并包含VGA输出文件(SRAM configuration OV7620 fr a me cache)
<寇梓黎 > 在 2024-10-07 上传 | 大小:13227008 | 下载:0
« 1 2 ... .64 .65 .66 .67 .68 4169.70 .71 .72 .73 .74 ... 4311 »

源码中国 www.ymcn.org