资源列表

« 1 2 ... .64 .65 .66 .67 .68 4169.70 .71 .72 .73 .74 ... 4311 »

[VHDL编程出租车

说明:可以实现计费功能,与距离。已经仿真过可以使用(Billing function and distance can be realized.It has been simulated and can be used)
<包子2515 > 在 2024-11-10 上传 | 大小:237kb | 下载:0

[VHDL编程shumaguan

说明:用于数字码与扫描显示数码的解算 可修改运算过程来适配所需要的输入数据格式(It can be used to modify the operation process of digital code and scanning digital display to adapt the input data format)
<1.8cm > 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程电子琴pro自动演奏

说明:按键1到按键7分别是电子琴的7个音调,并且按下会有对应的led灯亮。按下按键8会实现电子琴与音乐自动播放的转换,内置欢乐颂。(The keys 1 to buttons 7 are the 7 tones of the electronic organ, and press the corresponding LED lights. Press the button 8 will realize the electronic organ
<晚风拂柳颜 > 在 2024-11-10 上传 | 大小:9.41mb | 下载:0

[VHDL编程DCountingParallelLoad

说明:DCountingParallelLoad
<iaio > 在 2024-11-10 上传 | 大小:607kb | 下载:0

[VHDL编程n_bit_paralleLoadShiftRegJK

说明:n_bit_paralleLoadShiftRegJK
<iaio > 在 2024-11-10 上传 | 大小:489kb | 下载:0

[VHDL编程N-BitParallelLoadShifRegister

说明:N Bit ParallelLoadShiftRegister
<iaio > 在 2024-11-10 上传 | 大小:524kb | 下载:0

[VHDL编程SMG

说明:实现将BCD码动态扫描显示在数码管上--verilog(The realization of dynamic scanning BCD code displayed on the digital tube --verilog)
<Yukioooo > 在 2024-11-10 上传 | 大小:3kb | 下载:1

[VHDL编程AD9854programme

说明:利用FPGA启动AD9854进行扫频,用于频率特性测试仪。并通过Wify模块发送数据(FPGA is used to start AD9854 for frequency sweep, and is used for frequency characteristic tester. And send data through the Wify module)
<Chenweiyu14 > 在 2024-11-10 上传 | 大小:12.32mb | 下载:0

[VHDL编程sfifo

说明:fifo 控制器,也是转载的,主要是为了积分(A fifo controller verilog descr iption.)
<123yyy > 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程IICPractice

说明:在FPGA上实现IIC总线发送接收的程序(The program of sending and receiving IIC bus on FPGA)
<giraffe1234 > 在 2024-11-10 上传 | 大小:3.29mb | 下载:0

[VHDL编程project2

说明:基于Verilog在quartus平台上搭建的串口通信模型,适用于初学者。本实验所用RXD的波特率为9600,TXD波特率为9600×16,1位起始位,8位数据位(ASCII码),1位停止位,无奇偶校检位。接收数据时,至少连续采样8个周期都是“0”后,才认定为起始位,之后每隔16个周期取一次数据。(Verilog based on the quartus platform to build a serial communication
<锂离子 > 在 2024-11-10 上传 | 大小:114kb | 下载:0

[VHDL编程shiftreg44

说明:一个用来构成缓存原件的基础 计数器和移位寄存器(Base counter and shift register for a cache primitive)
<aasdd > 在 2024-11-10 上传 | 大小:5kb | 下载:0
« 1 2 ... .64 .65 .66 .67 .68 4169.70 .71 .72 .73 .74 ... 4311 »

源码中国 www.ymcn.org