[VHDL编程] FIFO_RAM

说明：同步FIFO_RAM的设计及其testbench(8 bit SYN FIFO module fifo_v(clk,rst,wen,ren,full,empty,data,q);)
<炜仔mjw > 在 2024-11-12 上传 | 大小：3kb | 下载：0

[VHDL编程] 121114156PCIE_DMA_DDR3_verilog_design

说明：基于FPGA的pcie dma设计，可参考应用。(FPGA based PCIe DMA design, you can refer to the application.)
<popezha > 在 2024-11-12 上传 | 大小：2.76mb | 下载：0

[VHDL编程] pn10

说明：用verilog生成11级的pn序列，Xilinx平台(Generating 11 levels of PN sequences with Verilog)
<茉歌 > 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] CMI

说明：CMI编码原理图，可以通过对m5随即序列进行编码和解码(CMI is designed for m5 random list, which is should in the project, and it can decode it and get the original m5 list)
<邵成武 > 在 2024-11-12 上传 | 大小：154kb | 下载：0

[VHDL编程] jesd204

说明：xilinx平台 jesd204核例化使用示例(Xilinx platform jesd204 core example of the use demo)
<kenny2017 > 在 2024-11-12 上传 | 大小：4kb | 下载：0

[VHDL编程] Songer

说明：梁祝音乐演奏，用fpga器件驱动小扬声器构成一个乐曲演奏电路(Butterfly Lovers music performance)
<执书仗剑 > 在 2024-11-12 上传 | 大小：491kb | 下载：0

[VHDL编程] piano

说明：电子琴 原创 作业 VHDL 采用计数器分频，内含简单儿歌数首，爱迪克ＥＤＡ实验箱，有数码管与ＬＥＤ显示，采用键盘式输出，两行，中音高音。(Electronic piano original work VHDL, using counter frequency division, contains a few simple nursery rhyme, Edik EDA experimental box, there are digi
<qengleikangjen > 在 2024-11-12 上传 | 大小：1.05mb | 下载：0

[VHDL编程] crc16

说明：一个实现CRC16的VHDL代码，以及说明CRC计算的原理和方法。(a VHDL code for CRC16.)
<camelcc > 在 2024-11-12 上传 | 大小：7kb | 下载：0

[VHDL编程] LatticeECP3_SERDES_PCS_使用指南

说明：LatticeECP3 SERDES/PCS 使用指南(LatticeECP3 SERDES/PCS usage guide)
<旭旭 > 在 2024-11-12 上传 | 大小：1.68mb | 下载：0

[VHDL编程] vivado

说明：vivado 2016.1 license 亲测可用(vivado 2016.1 & license)
<旭旭 > 在 2024-11-12 上传 | 大小：5kb | 下载：0

[VHDL编程] test1

说明：七段译码器的verilog语言程序，功能由七根二极管来显示0到9数字的东西，就是显示器(seven-segment decoder)
<LdF!!! > 在 2024-11-12 上传 | 大小：44kb | 下载：0

[VHDL编程] fpga代码

说明：实现了m序列产生，同步信号提取功能，实现了所有功能(The m sequence is generated and the synchronous signal extraction function is realized)
<两下子 > 在 2024-11-12 上传 | 大小：116kb | 下载：0