[VHDL编程] 1

说明：一触即发 好玩的效果，基于quartus平台编写(This is a course work, showing some interesting results, welcome to download the exchange)
<1101 > 在 2024-10-09 上传 | 大小：602112 | 下载：0

[VHDL编程] Vivado入门与提高Demo（一）（含源文件）

说明：Vivado入门与提高Demo，大家看看。(Vivado entry and improve Demo)
<了阔天空 > 在 2024-10-09 上传 | 大小：3986432 | 下载：0

[VHDL编程] Vivado入门与提高第2讲DEMO（含源文件）

说明：Vivado入门与提高第2讲DEMO（含源文件），大家参考。(Vivado entry and improve Demo)
<了阔天空 > 在 2024-10-09 上传 | 大小：658432 | 下载：0

[VHDL编程] uart

说明：带有fifo的功能模块，具有发送模块和接收功能模块(The function module with FIFO has transmitting module and receiving function module)
<陈陈陈啊 > 在 2024-10-09 上传 | 大小：145408 | 下载：0

[VHDL编程] DPSK调制解调VHDL程序

说明：用于DPSK的调制解调 包括码型变换及反变换过程(Modulation and demodulation for DPSK, including code type conversion and inverse transformation process)
<红红火火mg > 在 2024-10-09 上传 | 大小：15360 | 下载：0

[VHDL编程] IEEE Standard for Verilog 2005

说明：IEEE Standard for Verilog 2005
<zking > 在 2024-10-09 上传 | 大小：3137536 | 下载：0

[VHDL编程] hp and lp filter

说明：hp and lp filter verilog code..
<GIRISH > 在 2024-10-09 上传 | 大小：3072 | 下载：0

[VHDL编程] 16x 16 vedic mulbit

说明：vedic 16x16 design and teshbench fully working codes..
<GIRISH > 在 2024-10-09 上传 | 大小：5120 | 下载：0

[VHDL编程] reconf. router code xylinx

说明：design and fpga implementation of Routing algorithm for NOC
<GIRISH > 在 2024-10-09 上传 | 大小：2422784 | 下载：0

[VHDL编程] fir filter design

说明：FIR FILTER DESIGN IN VERILOG ON FPGA
<GIRISH > 在 2024-10-09 上传 | 大小：18432 | 下载：0

[VHDL编程] qam16 modulator

说明：QAM16 MODULATOR VERILOG CODE ON FPGA
<GIRISH > 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] hola mundo2

说明：hat the image I was created by convolving a true image with a % point-spread function PSF and possibly by adding noise. The algorithm % is optimal in a sense of least mean square error between the % estima
<pierovdz| > 在 2024-10-09 上传 | 大小：4096 | 下载：0