[VHDL编程] Buffer

说明：parametrizable register and mux in VHDL of data rage, using std_logic_vector type
<Felipe> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] wgsph_lab

说明：DDFS Verilog DDFS Verilog DDFS Verilog DDFS Verilog -DDFS Verilog DDFS Verilog DDFS Verilog DDFS Verilog DDFS VerilogDDFS VerilogDDFS Verilog
<Mohit> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] ETH_SRC

说明：网络接口源码实现，使用的是Verilog语言-ethernet Verilog
<王长友> 在 2025-04-23 上传 | 大小：1.2mb | 下载：0

[VHDL编程] LVDS_SRC

说明：实现LDVS接口数据接收 含有协议结构以及处理-lvds Verilog 512 fr a me
<王长友> 在 2025-04-23 上传 | 大小：434kb | 下载：0

[VHDL编程] uart_control

说明：uart控制 串口控制 top层接口 总控制-uart contrl Verilog
<王长友> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] rxd_interface

说明：串口接收接口控制，16分频的，和uart——rxd——contrl联合使用-Verilog uart rxdinterface
<王长友> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] txd_control

说明：uart串口发送控制模块 适合于485 422 232等接口-uart TXD——contrl Verilog
<王长友> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] rxd_control

说明：串口接收控制模块联合uart——rxd_interface使用-uart rxd contrl Verilog
<王长友> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] baud_control

说明：uart串口波特率控制，和uart——top uart——rxd_contrl 等随模块联合使用-uart baud clk Verilog
<王长友> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] DE0-PWM-Led-Drive---simulation

说明：DE0_PWM_LED_DRİ VE_Sİ MULATİ ON
<senol> 在 2025-04-23 上传 | 大小：3.76mb | 下载：0

[VHDL编程] key_led

说明：verilog hdl按键控制灯代码 用按键控制哪个led来亮灭功能-Button control lights Codes
<yin> 在 2025-04-23 上传 | 大小：2.83mb | 下载：0

[VHDL编程] PPE

说明：开方，求倒数，开方的倒数三种快速运算。采用流水线结构，latency为23周期。-this unit can realize three functions,that is sqart,reciprocal and reciprocal of sqart. adopt fast algorithm and pipeline architecture. the latency is 23 clock cycles.
<lxwang007> 在 2025-04-23 上传 | 大小：8kb | 下载：0