[VHDL编程] rxd_interface

说明：串口接收接口控制，16分频的，和uart——rxd——contrl联合使用-Verilog uart rxdinterface
<王长友> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] txd_control

说明：uart串口发送控制模块 适合于485 422 232等接口-uart TXD——contrl Verilog
<王长友> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] rxd_control

说明：串口接收控制模块联合uart——rxd_interface使用-uart rxd contrl Verilog
<王长友> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] baud_control

说明：uart串口波特率控制，和uart——top uart——rxd_contrl 等随模块联合使用-uart baud clk Verilog
<王长友> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] DE0-PWM-Led-Drive---simulation

说明：DE0_PWM_LED_DRİ VE_Sİ MULATİ ON
<senol> 在 2024-11-17 上传 | 大小：3.76mb | 下载：0

[VHDL编程] key_led

说明：verilog hdl按键控制灯代码 用按键控制哪个led来亮灭功能-Button control lights Codes
<yin> 在 2024-11-17 上传 | 大小：2.83mb | 下载：0

[VHDL编程] PPE

说明：开方，求倒数，开方的倒数三种快速运算。采用流水线结构，latency为23周期。-this unit can realize three functions,that is sqart,reciprocal and reciprocal of sqart. adopt fast algorithm and pipeline architecture. the latency is 23 clock cycles.
<lxwang007> 在 2024-11-17 上传 | 大小：8kb | 下载：0

[VHDL编程] example1

说明：systemc code for adder
<was> 在 2024-11-17 上传 | 大小：190kb | 下载：0

[VHDL编程] jisuan

说明：4*4键盘输入实现加减乘的计算器，数电实验大作业，下到FPGA实验正确。-4* 4 keyboard input to achieve modified by the calculator, the large number of electrical test operations, right down to the FPGA experiment.
<李依> 在 2024-11-17 上传 | 大小：634kb | 下载：0

[VHDL编程] lena

说明：lena v1.0开发板的源代码，实现了对lena FPGA开发板各个部件的调用，直接在此源码上修改即可实现不同的功能-lena v1.0 development board source code, a call to the various components lena FPGA development board, in this modified source code directly to different functi
<邢晓天> 在 2024-11-17 上传 | 大小：11.68mb | 下载：0

[VHDL编程] trafficlight

说明：VHDL实现红绿灯，multisim测试通过，可直接烧录到FPGA板上进行测试,带testbench-VHDL realize traffic lights, multisim tested, can be burned directly to the FPGA board for testing, with testbench
<邢晓天> 在 2024-11-17 上传 | 大小：3kb | 下载：0

[VHDL编程] Manchester

说明：曼彻斯特总线信号编码解码的VHDL程序应用于通讯技术-Manchester bus encoder and decoder
<冰海情> 在 2024-11-17 上传 | 大小：197kb | 下载：0