资源列表

« 1 2 ... .67 .68 .69 .70 .71 3872.73 .74 .75 .76 .77 ... 4311 »

[VHDL编程ahb_slave

说明:主要是用来描述的ahb slave的文件-ahb slave file
<李伟> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程ADS523x

说明:ADI 高速ADC芯片ADS523x 的Avalon IP核-the ADI high speed ADC chip ADS523x s Avalon IP core
<包文博> 在 2024-11-16 上传 | 大小:1.73mb | 下载:0

[VHDL编程sdram_led1

说明:用于焊接硬件SDRAM时调试,FPGA驱动SDRAM看能否工作,led可选用户自定义引脚-Used in the welding of the hardware SDRAM, FPGA driver SDRAM to see whether the work, led optional user defined pin
<戚小雨> 在 2024-11-16 上传 | 大小:2.4mb | 下载:0

[VHDL编程TXcontrol

说明:在一个具有编解码,调制解调等的简单通信系统的硬件仿真中,发送端的时隙控制的VHHL源码-In emulation of a codec, modem, etc. have a simple communication system, the sender of the control slot VHHL source
<> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程div

说明:10进制分频器,可通过简单修改代码实现任意进制的分频,简单有效-decimal divider
<hp> 在 2024-11-16 上传 | 大小:336kb | 下载:0

[VHDL编程EORGate

说明:鉴相器,用异或门实现的简单鉴相器,相同则输出0,不同则输出1-phase discriminator
<hp> 在 2024-11-16 上传 | 大小:295kb | 下载:0

[VHDL编程seven-segment-encoder

说明:七段译码器,实现七段译码器的显示功能,使用VHDL语言写成-seven-segment encoder
<hp> 在 2024-11-16 上传 | 大小:263kb | 下载:0

[VHDL编程count_nixie

说明:计数器加数码管译码,计数功能然后在数码管上显示,使用VHDL写成-counter encoder
<hp> 在 2024-11-16 上传 | 大小:353kb | 下载:0

[VHDL编程fsmc

说明:fpga的fsmc通讯代码-fpga s fsmc communication codes
<林坤城> 在 2024-11-16 上传 | 大小:9.41mb | 下载:0

[VHDL编程Proj_Cache

说明:高速缓存的Verilog HDL实现。(包括直接相联和组相联)-Cache Verilog HDL implementation. (Including directly linked and set associative)
<Lei> 在 2024-11-16 上传 | 大小:6kb | 下载:0

[VHDL编程RS485

说明:verilog开发FPGA,实现RS485串口通信-RS485 driver for FPGA
<Jeff_yin> 在 2024-11-16 上传 | 大小:16.43mb | 下载:0

[VHDL编程SegLed_DynamCNT

说明:FPGA控制数码管动态显示,verilog编写-segled display dynamicly controled by FPGA
<Jeff_yin> 在 2024-11-16 上传 | 大小:4.96mb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 3872.73 .74 .75 .76 .77 ... 4311 »

源码中国 www.ymcn.org