[VHDL编程] fifo

说明：先进先出模块，该模块可以用来调节数据的速率，而且可以作为暂时存储器使用，一般的FPGA调试时使用较多。-frist in frist out
<yanh> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] audioVHDL

说明：FPGA_Audio - project to implement and demonstrate audio on FPGA Using VHDL
<webking> 在 2024-11-20 上传 | 大小：1.01mb | 下载：0

[VHDL编程] VerilogHDL_PIC16c_Microcontroller

说明：VerilogHDLPIC16c - VerilogHDL implementation of PIC16c5x
<webking> 在 2024-11-20 上传 | 大小：247kb | 下载：0

[VHDL编程] 8-bit-ALU-with-a-Newton-Raphson-Divider

说明：8-bit ALU with a Newton-Raphson Divider Using Verilog
<webking> 在 2024-11-20 上传 | 大小：102kb | 下载：0

[VHDL编程] Formal-Verication-of--the-PCI-Local-Bus

说明：Formal Verication of the PCI Local Bus Using Verilog-Formal Verication of the PCI Local Bus Using Verilog
<webking> 在 2024-11-20 上传 | 大小：14kb | 下载：0

[VHDL编程] 80211_Transmitter_VerilogHDL

说明：802.11a Transmitter implementation Using Verilog
<webking> 在 2024-11-20 上传 | 大小：27kb | 下载：0

[VHDL编程] lab8

说明：matlab实现国歌播放实验,实验8，音乐播放器-matlab achieve national anthem playing experiment 8, music player
<xu> 在 2024-11-20 上传 | 大小：56kb | 下载：0

[VHDL编程] RS422_UART

说明：RS422 串口通讯 （包括 testbench，虚拟RAM，数据收发，波特率生成，数据接收抗干扰）-RS422 UART testbench BaudGen
<李俊> 在 2024-11-20 上传 | 大小：7kb | 下载：0

[VHDL编程] cc

说明：CC217编程序，verilog实现，串行输入串行输出-CC 217 program, to achieve Verilog, serial input serial output
<zhangbin> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] SandGlass

说明：VHDL源代码，用的是quartus9.0，显示的是电子沙漏-VHDL, displaying the sandglass
<Sloan_Hu> 在 2024-11-20 上传 | 大小：1.5mb | 下载：0

[VHDL编程] jisuanqi

说明：fpga开发板实现按键两位数加减乘除运算。通过数码管显示-FPGA development board to achieve key two digit add, subtract, multiply and divide operations. Through the digital tube display
<tangfei> 在 2024-11-20 上传 | 大小：5.33mb | 下载：0

[VHDL编程] lcd

说明：fpga开发板实现lcd1602显示屏显示数字时钟。开发板测试通过-FPGA development board to achieve LCD1602 display digital clock. Through the development board test
<tangfei> 在 2024-11-20 上传 | 大小：3.41mb | 下载：0