[VHDL编程] COA_PRO

说明：简单MIPS流水线指令集的verilog实现。初步实现了branch 的功能。-implement of Pipelined MIPS processor
<周易宸> 在 2024-11-20 上传 | 大小：805kb | 下载：0

[VHDL编程] DA0832_EDA

说明：DAC0832配套的一些VHDL程序语言，仅供大家学习！-DAC0832 some supporting VHDL programming language, only for them to learn!
<章伟> 在 2024-11-20 上传 | 大小：8.27mb | 下载：0

[VHDL编程] verilog-up-counter

说明：Verilog code for 4 bit Sync Up Counter
<cmags> 在 2024-11-20 上传 | 大小：11kb | 下载：0

[VHDL编程] verilog-lfsr-updown-counter

说明：Verilog 8 bit LFSR Up-Down Counter
<cmags> 在 2024-11-20 上传 | 大小：10kb | 下载：0

[VHDL编程] verilog-8-bit-Gray-Counter

说明：Verilog 8 bit Gray Counter
<cmags> 在 2024-11-20 上传 | 大小：10kb | 下载：0

[VHDL编程] Verilog-Divide-by-3-Counter

说明：Verilog Divide by 3 Counter
<cmags> 在 2024-11-20 上传 | 大小：10kb | 下载：0

[VHDL编程] Verilog-Divide-by-45-Counter

说明：Verilog Divide by 4.5 Counter
<cmags> 在 2024-11-20 上传 | 大小：10kb | 下载：0

[VHDL编程] 1_hello

说明：fpga的nios hello程序，可快速了解fpga nios核的配置方法-fpga' s nios hello program, you can quickly learn how to configure fpga nios nucleus
<汪洋> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] 9_timer

说明：fpga的nios timer程序，可快速了解fpga nios核的配置方法-fpga' s nios timer program, you can quickly learn how to configure fpga nios nucleus
<汪洋> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] led_demo

说明：fpga初始化，实现led流水灯实验，数码管计时，以及开发板各模块初始化-fpga initialize realize led light water experiments, digital timer, as well as the board of each module initialization
<汪洋> 在 2024-11-20 上传 | 大小：5.18mb | 下载：0

[VHDL编程] sclk_switch

说明：在有些电路中需要时钟切换，比如某个电路支持高速模式和低速模式，在高速模式下系统工作在125M时钟，在低速模式下系统工作在3M时钟，在这样的设计中需要动态的将时钟从高频切换到低频，或者从低频切换到高频，切换过程可能会出现毛刺，是非常危险的，该程序能够有效的避免这个问题-Need some clock switching circuit, such as a circuit supports high-speed mode and low-
<wangfeng> 在 2024-11-20 上传 | 大小：177kb | 下载：0

[VHDL编程] flow_proc

说明：流水线结构是在逻辑很复杂的情况下使用，通过分栈，把一个复杂的逻辑分成若干个比较简单的块实现，减少信号的逻辑级，提高频率。最形象的实例就是位宽较大的加法器。 把一个复杂的逻辑分成若干个比较简单的块实现，减少信号的逻辑级，提高频率。以芯片面积换取时间，即面积换取频率。-Pipeline structure is very complicated in the case of using the logic, through the sub-
<wangfeng> 在 2024-11-20 上传 | 大小：249kb | 下载：0