资源列表

« 1 2 ... .73 .74 .75 .76 .77 3678.79 .80 .81 .82 .83 ... 4311 »

[VHDL编程vhdl

说明:8bit latch and a led code
<刘彻> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程Ch3

说明:《Verilog HDL数字系统设计及仿真》第三章源代码-Verilog HDL
<Cliu> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程Ch4

说明:《Verilog HDL数字系统设计及仿真》第四章 Verilog HDL行为级建模源代码-" Verilog HDL design and simulation of digital systems," Chapter IV behavioral modeling Verilog HDL source code
<Cliu> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程Ch5

说明:《Verilog HDL数字系统设计及仿真》第五章任务、函数与编译指令源代码-" Verilog HDL design and simulation of digital systems," Chapter V tasks, functions and compiler directives
<Cliu> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程Ch6

说明:《Verilog HDL数字系统设计及仿真》第六章Verilog HDL测试模块源代码-" Verilog HDL design and simulation of digital systems," Chapter VI test module Verilog HDL source code
<Cliu> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程Ch7

说明:《Verilog HDL数字系统设计及仿真》第七章可综合模型设计源代码-" Verilog HDL design and simulation of digital systems," Chapter VII of the source code can be integrated model design
<Cliu> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程Ch8

说明:《Verilog HDL数字系统设计及仿真》第八章有限状态机的设计源代码-" Verilog HDL design and simulation of digital systems." Chapter VIII of the finite state machine design source code
<Cliu> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程Ch9

说明:《Verilog HDL数字系统设计及仿真》第九章常见功能电路的HDL模型源代码-" Verilog HDL design and simulation of digital systems," Chapter IX common functional circuits HDL model source code
<Cliu> 在 2024-11-20 上传 | 大小:6kb | 下载:0

[VHDL编程Ch10

说明:《Verilog HDL数字系统设计及仿真》第十章完整的设计实例源代码-" Verilog HDL design and simulation of digital systems," Chapter complete design example source code
<Cliu> 在 2024-11-20 上传 | 大小:384kb | 下载:0

[VHDL编程a_vhd_16550_uart

说明:串口模块,带APB接口的。挂载APB总线上可以直接利用。-UART module with APB
<my name> 在 2024-11-20 上传 | 大小:127kb | 下载:0

[VHDL编程sdram

说明:verilog sdram读写控制,实现数据存储于发送-sdram read and write,data store and communication
<john> 在 2024-11-20 上传 | 大小:7kb | 下载:0

[VHDL编程xuliejianceqi

说明:序列检测器00101,包括源代码,testbench,ise13.4测试以及综合通过等说明文档。-Sequence detector 00101, the state machine verilog, testbench, ise13.4 simulation map. The test is successful
<xuzehao> 在 2024-11-20 上传 | 大小:170kb | 下载:0
« 1 2 ... .73 .74 .75 .76 .77 3678.79 .80 .81 .82 .83 ... 4311 »

源码中国 www.ymcn.org