[VHDL编程] digital_clock

说明：本实验设计一个能够显示时、分、秒的数字时钟，时间在七段数码管上显示，显示数字为十进制数。通过开发板上的按键调整数字时钟的时间，分别用四个按键来控制分、时的增减，对于分、时的调整只影响本位，不产生进位或借位。各按键及数码管的功能要求如表1 所示。需要特别说明，因为开发板数码管的显示位宽不够，因此，通过一个开关进行切换选择（如：开,显示时分；关,显示分秒）。-When this experiment to design a display
<刘旭> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] UART

说明：设计一个具有固定波特率的UART串口收发器，可以实现9600波特率的串口通信，能够与PC机串口进行通信，支持8比特数据位、1比特停止位、无校验、无硬件流控模式。-Designed with a fixed baud rate of UART serial port transceiver can achieve 9600 baud serial communication, able to communicate with the PC
<刘旭> 在 2024-11-20 上传 | 大小：3kb | 下载：0

[VHDL编程] Frame-synchronization

说明：帧同步状态机主要是为了克服通信中可能出现的各种意外情况，包括信号丢失、信道误码等造成的通信中断，尽量维护正常的通信的进行。当系统启动后，同步状态机处于失步态，并且不断搜索输入信号中的有效同步模式（“10011011”），一旦当其找到一个有效的同步模式后，进入预同步态；在预同步态还不能完全确定当前找到的帧开始位置（由同步模式确定的位置）是正确的，还需要继续检查2个相隔一个帧长（256个时钟）后的位置是否仍然存在有效的同步模式，如果存在那么
<刘旭> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] FOCT

说明：光纤电流互感器的温度测量与温度补偿，里面有uart，IIC，荧光温度计与ds12b20 之间的通讯协议-Temperature measurement and temperature compensation of optical fiber current transformer.There are UART, IIC, between the fluorescence thermometer and ds12b20 communic
<骆城> 在 2024-11-20 上传 | 大小：1.25mb | 下载：0

[VHDL编程] iis_m_2

说明：iis主模块，实现并行数据转成串行数据和音频数据传输的功能。-iis main module, parallel data to serial data transfer and audio data transmission capabilities.
<王谱荣> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_LED

说明：单字节uart收发程序，带led指示,verilog quartusII 12.0 -verilog quartusII 12.0 uart-led
<tcr> 在 2024-11-20 上传 | 大小：575kb | 下载：0

[VHDL编程] CIC-interpolation-filter

说明：多级插值CIC滤波器，3级、过采样率为2的8位CIC插值滤波器，系统工作时钟的频率是数据速率的2倍 -Multi-stage interpolation CIC filter 3, an oversampling ratio of eight CIC interpolating filter, the operation clock frequency of the system 2 is twice the data rate
<刘六> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] SignaltapII_use

说明：简单的使用QuartusII软件中的逻辑分析仪，特别适合初学者学习-Simple to use QuartusII software logic analyzer, especially for beginners to learn
<npudn99> 在 2024-11-20 上传 | 大小：5.63mb | 下载：0

[VHDL编程] modulsim_use_ise_derectly

说明：一个简单的使用modlsim直接调用ise的实例，自己当时写的，通过编写do文件直接用modlsim来调用ise的核文件仿真。仅供学习参考-use modulsim call the ise file derectly by writing do file in the modulsim
<havi> 在 2024-11-20 上传 | 大小：1.3mb | 下载：0

[VHDL编程] multiprocessor_tutorial_final_v1

说明：多核处理器系统整个源代码，可以在DE2开发板上运行，请大侠多多指点，-Multi-core processor systems throughout the source code can be run in the DE2 board, heroes lot of guidance, thank you
<孔可豪> 在 2024-11-20 上传 | 大小：3.59mb | 下载：0

[VHDL编程] LCD

说明：基于vhdl简单的液晶显示电路设计(VHDL desingn)-Display circuit design (VHDL desingn) based on a simple LCD vhdl
<just> 在 2024-11-20 上传 | 大小：317kb | 下载：0

[VHDL编程] counter

说明：module counter for VHDL on FPGA Kit
<Minh> 在 2024-11-20 上传 | 大小：1kb | 下载：0