[VHDL编程] serial_number_check

说明：序列检测，学习verilog三段式状态机的经典例程，modelsim仿真无误-Sequence Detection, three-state machine learning verilog classic routines, modelsim simulation is correct
<> 在 2024-11-20 上传 | 大小：422kb | 下载：0

[VHDL编程] fp_prj

说明：分频器，Verilog语音编写，quartus仿真过，可以利用使蜂鸣器发生-Frequency divider, Verilog speech writing, quartus simulation, can make use of the buzzer
<孟稳 > 在 2024-11-20 上传 | 大小：200kb | 下载：0

[VHDL编程] led_water

说明：流水灯，Verilog编写，可用用，在quartus仿真过，也下载到FPGA开发板啦，可用。-Running water light, Verilog code, available to use, in the quartus simulation, also downloaded to the FPGA development board, is available.
<孟稳 > 在 2024-11-20 上传 | 大小：3.02mb | 下载：0

[VHDL编程] key_piano

说明：按键消抖，Verilog编写，可用用，在quartus仿真过，也下载到FPGA开发板啦，可用。-Verilog code, available to use, in the quartus simulation, also downloaded to the FPGA development board, is available.
<孟稳 > 在 2024-11-20 上传 | 大小：6.39mb | 下载：0

[VHDL编程] 11-Verilogblock

说明：verilog 阻塞幅值和非阻塞赋值的区别讲的不错，可用看看，对初学者很有帮助。-Verilog blocking amplitude and non-blocking assignment about the difference between a good, can be used to see, is very helpful for beginners.
<孟稳 > 在 2024-11-20 上传 | 大小：3.61mb | 下载：0

[VHDL编程] 10-Verilogregwire

说明：verilog 中wire和reg的区别，建议初学者看看，很有帮助。-The difference between wire and reg in verilog, suggest beginners to see, very helpful.
<孟稳 > 在 2024-11-20 上传 | 大小：5.73mb | 下载：0

[VHDL编程] manchester-Xinlinx

说明：verilog代码： 基于cpld的machester编译码器-verilog code: cpld of machester based codec
<王雨> 在 2024-11-20 上传 | 大小：9kb | 下载：0

[VHDL编程] KD1024x600

说明：使用FPGA驱动TFT屏。此程序为RGB24位驱动,不含SPI接口。-Use the FPGA screen driver TFT. This procedure for the RGB24 bit drive, not including the SPI interface.
<李伦瑞> 在 2024-11-20 上传 | 大小：1.46mb | 下载：0

[VHDL编程] digi_cpld_lcd

说明：Digital clock implementation using VHDL-Digital clock implementation using VHDL
<Navnath> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD_BY_CPLD

说明：LCD Interfacing Code using CPLD
<Navnath> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] lift_contr_ssd

说明：Lift controller using seven segment display
<Navnath> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] SSD_MULTIPLEXING

说明：four seven segment displays are in multiplexing implemented on xilinx FPGA XC3S50
<Navnath> 在 2024-11-20 上传 | 大小：1kb | 下载：0