[VHDL编程] verilog

说明：verilog 常用模块，包含设计模块和测试模块，如有ram, lifo等-verilog useful blocks
<陆美希> 在 2024-11-20 上传 | 大小：987kb | 下载：0

[VHDL编程] brick_vdhl_vga

说明：采用VHDL语言编写的打砖块游戏，由VGA等多个模块组成，编程软件是QuartusII，主控芯片是CycloneII。-Using VHDL language Arkanoid game the VGA and other modules, the programming software is QuartusII, the main chip is CycloneII.
<付道文> 在 2024-11-20 上传 | 大小：831kb | 下载：0

[VHDL编程] Source-code-(all)

说明：direct sequence to generate sine code for altera
<jack abraham> 在 2024-11-20 上传 | 大小：5kb | 下载：0

[VHDL编程] FIR

说明：基于VHDL语言编写的FIR数字滤波器，要的速度-Finite Impulse Response
<pl> 在 2024-11-20 上传 | 大小：612kb | 下载：0

[VHDL编程] FPGA-high-precision-frequency-meter

说明：基于FPGA的高精度频率计设计实验 展示数字存储示波器基本工作原理。 展示硬件测频和测周的基本原理。 在现有综合实践平台上开发DSO硬件频率计模块的方案及流程。 结合数据采集、存储和触发模块的FPGA代码。 FPGA代码完善DSO的频率计模块，实现高精度测频和测周功能。-FPGA-based high-precision frequency meter design experiments   &#
<liu> 在 2024-11-20 上传 | 大小：13.87mb | 下载：1

[VHDL编程] data_select4

说明：四 路 数 据 选 择 器，从 四 路 数 据 选 择 一 路。-Quad data selector, all the way the four data.
<赵鹏> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] coder_8_3

说明：8 - 3 线 优 先 编 码 器 。高电平有效，高位到低位置位。高位优先级高于低位-8 3 line priority encoder. Active high, high to low bit. High priority than low
<赵鹏> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] udpSender

说明：Module Ethernet UDPsender for spartan3E.
<viet> 在 2024-11-20 上传 | 大小：178kb | 下载：0

[VHDL编程] i2c

说明：I2C interface in VHDL
<viet> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] nios_16QAM_modu

说明：在alter公司的fpga上实现了一个最小niosII软核系统，可以作为简单开发的基础工程-A minimum of niosII soft core system is implemented in alter s FPGA, can be used as the basis of simple project development
<zhubin> 在 2024-11-20 上传 | 大小：13.08mb | 下载：0

[VHDL编程] bdpsk

说明：基于CPLD的bpsk的调制系统，可以作为简单的实现模型-CPLD modulation system based on BPSK, can be used as a simple implementation model
<zhubin> 在 2024-11-20 上传 | 大小：416kb | 下载：0

[VHDL编程] Antenova-(Legacy)

说明：Altium DEsigner Antenova libraries
<Yandoniaina> 在 2024-11-20 上传 | 大小：9kb | 下载：0