资源列表
[VHDL编程] dds
说明:这是自己写的dds源码,利用查找表方法,亲测可用。-It is written in their own dds source, using a lookup table method, pro-test available.<xiezhuneng> 在 2024-11-21 上传 | 大小:5.49mb | 下载:0
[VHDL编程] Booth2-multiplier
说明:一个18bit乘以18bit的Booth2编码的乘法器,已验证通过-A 18bit*18bit booth2 mutiplixer<yefeng> 在 2024-11-21 上传 | 大小:15kb | 下载:0
[VHDL编程] PipeLine-GCD-DSP
说明:流水线结构的最大公约数处理器,处理的数据为32bit,采用64级流水线实现。-A pipeline sturcture GCD DAC, data width is 32bit.<yefeng> 在 2024-11-21 上传 | 大小:4kb | 下载:0
[VHDL编程] systolic_mul_D8_M193
说明:193位8段的GF(2m)域上的Digit-Serial 脉动结构(Systolic)的乘法器-a 193bit GF(2m) Ditital-Serial Systolic Multiplier<yefeng> 在 2024-11-21 上传 | 大小:62kb | 下载:0
[VHDL编程] LCD_Driver_better
说明:this a characteristic 16x2 LCD Driver by VHDL-this is a characteristic 16x2 LCD Driver by VHDL<micro_elec_90> 在 2024-11-21 上传 | 大小:802kb | 下载:0
[VHDL编程] module-display
说明:数码管显示1234,通过调整开关决定数码管显示顺序为1234或4321.-Digital display 1234, by adjusting the switch determines the order of the digital display 1234 or 4321.<yumiao> 在 2024-11-21 上传 | 大小:3kb | 下载:0
[VHDL编程] Exemple_1_Clock_24
说明:vhdl code for 24 clok with some options hope u will like it vhdl code for 24 clok with some options hope u will like it vhdl code for 24 clok with some options hope u will like it -vhdl code for 24 clok with some<bil> 在 2024-11-21 上传 | 大小:2mb | 下载:0
[VHDL编程] Exemple_2_VGA
说明:my vhdl code to intrface with a vga my vhdl code to intrface with a vga my vhdl code to intrface with a vga my vhdl code to intrface with a vga my vhdl code to intrface with a vga-my vhdl code to intrface with a vga my v<bil> 在 2024-11-21 上传 | 大小:564kb | 下载:0
[VHDL编程] First_test_Blinking_LEDs
说明:my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds -my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored<bil> 在 2024-11-21 上传 | 大小:528kb | 下载:0