资源列表
[VHDL编程] ucf-for-ML402
说明:ucf for mml402 and ise design software.-ucf for mml402.<Edward King> 在 2024-11-20 上传 | 大小:16kb | 下载:0
[VHDL编程] flowing-water-light-code
说明:这是一段基于DE2开发板的流水灯Verilog hdl 代码-This is a based on DE2 development board of flowing water light Verilog HDL code<sishen> 在 2024-11-20 上传 | 大小:11kb | 下载:0
[VHDL编程] FJ8030_fpga.out
说明:一种关于FPGA系统设计的时钟约束文件,可以直接添加到主模块以减少Unconstraint path-A timing constraints on FPGA system design documents<sishen> 在 2024-11-20 上传 | 大小:1kb | 下载:0
[VHDL编程] short_generator
说明:OFDM的短序列verilog语言,802.11a的标准-OFDM short sequence verilog language, 802.11a standard<彭> 在 2024-11-20 上传 | 大小:2.11mb | 下载:0
[VHDL编程] data_64QAM_map
说明:OFDM的64QAM星座映射,测试通过,但在时钟方面有待改进-64QAM constellation mapping of OFDM, the test passes and the clock to be improving<彭> 在 2024-11-20 上传 | 大小:506kb | 下载:0
[VHDL编程] Counter8bit
说明:This is an 8 bit Up Counter coded using Verilog HDL. Bus width can be edited to your desired specs.<Patrick Go> 在 2024-11-20 上传 | 大小:2.53mb | 下载:0
[VHDL编程] Accumulator
说明:An 8-bit Accumulator with an adder module in Verilog HDL. You can change the bus width decoding the adder.<Patrick Go> 在 2024-11-20 上传 | 大小:6.66mb | 下载:0
[VHDL编程] UpDownCounter
说明:This is an Up Down Counter coded in Verilog HDL. You can edit the bus width of this.<Patrick Go> 在 2024-11-20 上传 | 大小:6.12mb | 下载:0
[VHDL编程] UpDownCounter_FSM
说明:This code is an Up Down Counter in FSM using Verilog HDL.<Patrick Go> 在 2024-11-20 上传 | 大小:6kb | 下载:0