[VHDL编程] jesd204

说明：Xilinx JESD204 CORE的顶层wrapper与仿真文件，实际与仿真测试通过-JESD204 CORE top-level wrapper file and simulation
<李刚> 在 2024-11-21 上传 | 大小：5kb | 下载：0

[VHDL编程] gtx_tb

说明：xilinx gtx core的仿真文件，以便更好地利用GTX-JESD204 CORE top-level wrapper file and simulation
<李刚> 在 2024-11-21 上传 | 大小：2kb | 下载：0

[VHDL编程] GTX-experience

说明：GTX调试经验，对实现高速串行通信的朋友有一定的帮助-GTX debugging experience
<李刚> 在 2024-11-21 上传 | 大小：10kb | 下载：0

[VHDL编程] counter_johnson

说明：基于FPGA,CPLD嵌入式系统的Verilog语言，用于实现Johnson计数器。-base on the FPGA or DPLD，to complement the Johnson counter.
<詹胤> 在 2024-11-21 上传 | 大小：59kb | 下载：0

[VHDL编程] RCA_CLA

说明：comparison between ripple carry adder and carry look ahead Adder. the saif files for dynamic power are included.
<Setareh> 在 2024-11-21 上传 | 大小：144kb | 下载：0

[VHDL编程] II2C

说明：用VHDL语言实现II2C协议，用状态机写的。-Use of the VHDL II2C agreement with the state machine to write.
<马龙> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] stop_clock

说明：this is working code on Altera DE2 board , with Switches
<shobhit> 在 2024-11-21 上传 | 大小：3kb | 下载：0

[VHDL编程] Pong

说明：ping pong game fpga DE1
<Lizza> 在 2024-11-21 上传 | 大小：1.35mb | 下载：0

[VHDL编程] DDS_Core_HSpeed_ADDA_C5H

说明： 基于FPGA的高速ADDA采集工程源代码，是基于ALTERA公司的CycloneⅡ芯片的工程示例。-FPGA-based high-speed ADDA acquisition project source code is an example of ALTERA engineering based company CycloneⅡ chips.
<安庆隆> 在 2024-11-21 上传 | 大小：468kb | 下载：0

[VHDL编程] DM5_VGA_img_C5H

说明： 基于FPGA的VGA输入采集工程示例，是基于ALTERA公司的CycloneⅡ的EP2C5芯片，具有一定的参考价值。-VGA input sample collection project based FPGA is based on the company s CycloneⅡ of EP2C5 ALTERA chip, has a certain reference value.
<安庆隆> 在 2024-11-21 上传 | 大小：86kb | 下载：0

[VHDL编程] DDS_Core_Norml_ADDA_C5H

说明： 基于FPGA的DDS内核的信号采集和输出，是基于ALTERA公司的CycloneⅡ的EP2C5芯片，是一个很好的参考示例。-DDS core FPGA-based signal acquisition and output is based on the company s CycloneⅡ of EP2C5 ALTERA chip, is a good reference example.
<安庆隆> 在 2024-11-21 上传 | 大小：466kb | 下载：0

[VHDL编程] bch_dec_enc_dcd

说明：关于BCH的编码器和译码器，可实现16位，32位，64位，128位的编码和译码纠错，2位纠错，Verilog实现-On the BCH encoder and decoder, can achieve 16-bit, 32-bit, 64-bit, 128-bit encoding and decoding error correction, 2-bit error correction, Verilog implementation
<小小> 在 2024-11-21 上传 | 大小：1.05mb | 下载：0