资源列表

« 1 2 ... .33 .34 .35 .36 .37 3638.39 .40 .41 .42 .43 ... 4311 »

[VHDL编程Experiment08

说明:FPGA源码,供初学者使用,时钟化和信号长度-GA source code, for beginners, clock and signal length
<李清政> 在 2025-01-18 上传 | 大小:1.2mb | 下载:0

[VHDL编程Exelixis-RRDR-2011-4

说明:IEEE Paper on Ethernet A Versatile UDP/IP based PC$FPGA Communication Platform -IEEE Paper on Ethernet A Versatile UDP/IP based PC$FPGA Communication Platform
<PADDU> 在 2025-01-18 上传 | 大小:103kb | 下载:0

[VHDL编程udpip_literature

说明:Paper on UDP An analysis of FPGA-based UDP/IP stack parallelism for embedded Ethernet connectivity -Paper on UDP An analysis of FPGA-based UDP/IP stack parallelism for embedded Ethernet connectivity
<PADDU> 在 2025-01-18 上传 | 大小:255kb | 下载:0

[VHDL编程Count_1sec

说明:使用FPGA下載達成計數一秒鐘功能 以測試完成可以使用 -Use FPGA download count reached a second function can be used to test complete
<smart chuang> 在 2025-01-18 上传 | 大小:52kb | 下载:0

[VHDL编程zhuangtaiji

说明:状态机 多种状态的转换 verilog语言编写-Convert verilog language write state machine multiple states
<龚强> 在 2025-01-18 上传 | 大小:432kb | 下载:0

[VHDL编程half_adder

说明:VHDL code for generating half adder
<mohamed> 在 2025-01-18 上传 | 大小:421kb | 下载:0

[VHDL编程shift_right

说明:VHDL code for generaring shift register
<mohamed> 在 2025-01-18 上传 | 大小:412kb | 下载:0

[VHDL编程d_flip_en

说明:VHDL code for generating D-flip flop
<mohamed> 在 2025-01-18 上传 | 大小:457kb | 下载:0

[VHDL编程counter

说明:generating counter using VHDL
<mohamed> 在 2025-01-18 上传 | 大小:431kb | 下载:0

[VHDL编程quartus9_tst

说明:一个比较简单的基于CPLD的数码管显示程序,适合初学者学习,使用Verilog编写-A relatively simple CPLD-based digital tube display program, suitable for beginners to learn to write using Verilog
<中国> 在 2025-01-18 上传 | 大小:63kb | 下载:0

[VHDL编程DS18B20

说明:由于18B20时序要求严格,一般不建议采用niosii来实现对他的驱动。本人自己编写的基于NIOSII驱动函数,50MHz主频,保证可用,温度精确到0.0625度。-Due to stringent timing requirements 18B20 generally not recommended niosii to achieve his driver. I have written based on NIOSII driver
<曹操> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程ad9516

说明:在FPGA上编写的通过SPI总线配置外部PLL芯片AD9516的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external PLL chip AD9516 via SPI bus program on FPGA written by board-level debugging, verification is available. Program th
<lszyx344> 在 2025-01-18 上传 | 大小:3kb | 下载:0
« 1 2 ... .33 .34 .35 .36 .37 3638.39 .40 .41 .42 .43 ... 4311 »

源码中国 www.ymcn.org