资源列表
[VHDL编程] 24_lcd_gui
说明：fpga源码，供初学者使用，GUI系统说明-fpga source code, for beginners, GUI System Descr iption<李清政> 在 2025-01-19 上传 | 大小：5.41mb | 下载：0
[VHDL编程] Experiment01
说明：FPGA源码，初学者使用，时序程序分析，整数乘法器-FPGA source code, for beginners to use, timing program analysis，Integer multiplier<李清政> 在 2025-01-19 上传 | 大小：622kb | 下载：0
[VHDL编程] Experiment08
说明：FPGA源码，供初学者使用，时钟化和信号长度-GA source code, for beginners, clock and signal length<李清政> 在 2025-01-19 上传 | 大小：1.2mb | 下载：0
[VHDL编程] Exelixis-RRDR-2011-4
说明：IEEE Paper on Ethernet A Versatile UDP/IP based PC$FPGA Communication Platform -IEEE Paper on Ethernet A Versatile UDP/IP based PC$FPGA Communication Platform<PADDU> 在 2025-01-19 上传 | 大小：103kb | 下载：0
[VHDL编程] udpip_literature
说明：Paper on UDP An analysis of FPGA-based UDP/IP stack parallelism for embedded Ethernet connectivity -Paper on UDP An analysis of FPGA-based UDP/IP stack parallelism for embedded Ethernet connectivity<PADDU> 在 2025-01-19 上传 | 大小：255kb | 下载：0
[VHDL编程] Count_1sec
说明：使用FPGA下載達成計數一秒鐘功能 以測試完成可以使用 -Use FPGA download count reached a second function can be used to test complete<smart chuang> 在 2025-01-19 上传 | 大小：52kb | 下载：0
[VHDL编程] zhuangtaiji
说明：状态机 多种状态的转换 verilog语言编写-Convert verilog language write state machine multiple states<龚强> 在 2025-01-19 上传 | 大小：432kb | 下载：0
[VHDL编程] half_adder
说明：VHDL code for generating half adder<mohamed> 在 2025-01-19 上传 | 大小：421kb | 下载：0
[VHDL编程] shift_right
说明：VHDL code for generaring shift register<mohamed> 在 2025-01-19 上传 | 大小：412kb | 下载：0
[VHDL编程] quartus9_tst
说明：一个比较简单的基于CPLD的数码管显示程序，适合初学者学习，使用Verilog编写-A relatively simple CPLD-based digital tube display program, suitable for beginners to learn to write using Verilog<中国> 在 2025-01-19 上传 | 大小：63kb | 下载：0