[VHDL编程] clockprj

说明：vhdl实现的万年历代码，年月日 星期 闹钟功能、-vhdl to calendar code, date week alarm clock function,
<钟晓辉> 在 2025-04-28 上传 | 大小：5.48mb | 下载：0

[VHDL编程] work

说明：数字系统设计及VHDL课上用的易于混淆的代码-Digital system design and use of the VHDL code lesson is easy to confuse
<钟晓辉> 在 2025-04-28 上传 | 大小：3.62mb | 下载：0

[VHDL编程] LCD_Display_kb

说明：This VHDL Code express how can you connect an LCD To FPGA Spartan 3ee
<Ezrashafiez> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] 1_traffic_light

说明：交通灯verilog代码， 包括测试代码。-Traffic lights verilog code
<项中元> 在 2025-04-28 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：FIFO，先进先出缓冲器，verilog源代码，包括测试代码。-FIFO, FIFO buffer, verilog source code, including test code.
<项中元> 在 2025-04-28 上传 | 大小：2kb | 下载：0

[VHDL编程] LIFO

说明：LIFO，先进后出缓冲器（栈），verilog源代码，包括测试代码。-LIFO, last-out buffer (stack), verilog source code, including test code.
<项中元> 在 2025-04-28 上传 | 大小：2kb | 下载：0

[VHDL编程] ALU

说明：ALU，两种类型的verilog源代码，包括测试代码，原创。-ALU, two types of verilog source code, including test code, originality.
<项中元> 在 2025-04-28 上传 | 大小：5kb | 下载：0

[VHDL编程] 32FIRVHDL

说明：基于FPGA的32阶FIR数字滤波器设计 源程序。设计使用了并行乘法器，运行速度更快，占用内存更小，延迟更小。 -32 order FIR digital filter based on FPGA design source program. Design USES parallel multiplier, faster and less memory, less delay.
<wanzhenyuan> 在 2025-04-28 上传 | 大小：2kb | 下载：0

[VHDL编程] pid-vhdl

说明：基于vhdl的pid控制器设计，可以用quartus等软件实现。数字控制系统pid设计源代码。-Pid controller based on VHDL design, can use the quartus software implementation, etc. Digital pid control system design of source co
<wanzhenyuan> 在 2025-04-28 上传 | 大小：70kb | 下载：0

[VHDL编程] efuse_ctrl

说明：E-fuse controller for TSMC 0.16um
<林文榮> 在 2025-04-28 上传 | 大小：4kb | 下载：0

[VHDL编程] i2c_slave

说明：I2C interface slave tape out verification ok
<林文榮> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] if_3w

说明：3-wire interface slave tape out verification ok
<林文榮> 在 2025-04-28 上传 | 大小：1kb | 下载：0