[VHDL编程] I2C

说明：for I2C communication wit read/write
<kyu> 在 2025-01-20 上传 | 大小：239kb | 下载：0

[VHDL编程] UART

说明：for UART comunitation
<kyu> 在 2025-01-20 上传 | 大小：24kb | 下载：0

[VHDL编程] USB2.0

说明：for USB2.0 comunication in VHDL
<kyu> 在 2025-01-20 上传 | 大小：150kb | 下载：0

[VHDL编程] dds

说明：一种基于FPGA的任意信号发生器的设计代码-An arbitrary signal generator based on FPGA design code
<程子玮> 在 2025-01-20 上传 | 大小：1.95mb | 下载：0

[VHDL编程] SRAM_WR

说明：本人自己经过实践检验的SRAM读写器，用Verilog编写的，可以作为FIFO使用。-I own proven SRAM reader, using Verilog prepared, can be used as a FIFO.
<孟德> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ADC_Sample

说明：本人自己经过实践检验的ADC数据采集程序，通过FPGA采集数据，并用SRAM做缓存，用Verilog编写的，非常好用。-I own proven ADC data collection procedures, data collection through the FPGA and SRAM do with caching, using Verilog prepared, very easy to use.
<孟德> 在 2025-01-20 上传 | 大小：1.18mb | 下载：0

[VHDL编程] booth-mutiplier

说明：booth乘法器的verilog实现及仿真。 内含verilog源码和modelisim仿真源码，清晰的实现了硬件乘法器，代码注释清晰-booth multiplier verilog verilog implementation and simulation contains the source code and modelisim simulation code, clear notes
<孙浩> 在 2025-01-20 上传 | 大小：501kb | 下载：0

[VHDL编程] driver_board_VerilogHDL

说明：CPLD 8移位控制测试通过边沿检测信号-CPLD 8 shift control signal edge detection test
<lixiang> 在 2025-01-20 上传 | 大小：810kb | 下载：0

[VHDL编程] 24chdetcpld

说明：CPLD 24个通道循环检测有时序可控制反馈回路时间差-24-channel detector has a feedback loop to control the timing
<lixiang> 在 2025-01-20 上传 | 大小：894kb | 下载：0

[VHDL编程] code

说明：c++语言转verilog语言，程序员不需要学习verilog即可对fpga原型进行快速仿真，本例为catapult c语言的fft程序，可以利用catapult转换工具转成verilog语言， 用modelsim进行仿真，并且可以加各种约束。-c++ program translate verilog program。
<wangjun> 在 2025-01-20 上传 | 大小：17kb | 下载：0

[VHDL编程] mylu

说明：catapult c任意维矩阵求逆程序，已完成verilog语言转换验证。-catapult c matrix inverse program。
<wangjun> 在 2025-01-20 上传 | 大小：226kb | 下载：0

[VHDL编程] testcordic

说明：catapult c cordic程序，可以转换成verilog语言，完成用modelsim进行仿真，结果可以与matlab进行比较。-catapult c cordic program
<wangjun> 在 2025-01-20 上传 | 大小：514kb | 下载：0