[VHDL编程] mux_3_conditional

说明：implementation of multiplexer using conditional operator
<kashif ali> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] mux3_case

说明：implementation of multiplexer using case statements in verilog
<kashif ali> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] mux3_if_else

说明：implementation of multiplexer using if else statement in verilog
<kashif ali> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] CPU_MODEL

说明：implementation of CPU model using verilog
<kashif ali> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] DENG-JING-DU

说明：基于FPGA的等精度频率计设计，实现百万分之一的误差精度-FPGA-based design and other precision frequency to achieve the accuracy of one millionth of error
<范庆斌> 在 2025-01-22 上传 | 大小：543kb | 下载：0

[VHDL编程] Wishbone

说明：wishbone总线的一些研究，包括一些代码-wishbone verilog
<浩慧> 在 2025-01-22 上传 | 大小：265kb | 下载：0

[VHDL编程] wishbone-flash-

说明：wishbone总线的Flash闪存接口设计的相关资料-relevant information wishbone bus Flash memory interface design
<浩慧> 在 2025-01-22 上传 | 大小：280kb | 下载：0

[VHDL编程] VGA_NEW

说明：VGA显示，黑金动力社区的例子，有很好的学习意义-VGA display, an example of the power of black gold community, have a good sense of learning
<肯德基> 在 2025-01-22 上传 | 大小：3.34mb | 下载：0

[VHDL编程] ADS1271

说明：VHDL的接口程序 24-bit 105ksps ADC 型号是：ADS1271 绝对稳定-VHDL interface program 24-bit 105ksps ADC models are: ADS1271 absolutely stable
<王孜> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx_unpacked_0225_b

说明：实现串口接收解包功能，包括启动，停止，复位，链路检测，位置环参数设置等功能。-Serial reception unpack functions including start, stop, reset, link detection, position loop parameter settings and other functions.
<liu> 在 2025-01-22 上传 | 大小：4.41mb | 下载：0

[VHDL编程] yinliao_verilog

说明：设计一个自动售货系统，卖soda水的，每份5分钱，只能投进三种1分、2分、5分硬币，要正确的找回钱数。用verilog编程，语法要符合FPGA设计的要求。-Design a vending system, selling soda water, 5 cents each, only dropped three kinds of 1 minute, 2 minutes, 5 coins, money back to the correct
<于秋雨> 在 2025-01-22 上传 | 大小：4kb | 下载：0

[VHDL编程] bldc_motor_control_design_example

说明：无刷直流电机 VHDL VERILOG 控制,速度环，RS232 串口接收发送 始终分频 PWM生成 电机相序 actel FPGA使用-VERILOG BLDC control of the use of actel FPGA- actel VERILOG BLDC control of the use of actel FPGA
<> 在 2025-01-22 上传 | 大小：724kb | 下载：0