资源列表
[VHDL编程] FPGA_and_CPLD_VHDL_GB
说明：VHDL数字电路设计的电子书，很好的学习材料-VHDL digital circuit design of e-books, very good learning materials<Sylvia> 在 2025-03-13 上传 | 大小：1.38mb | 下载：0
[VHDL编程] EXERCISE_5_3_4_3
说明：CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数据输出进位-M for the clock pulse CLK mode control allow CO to enter into the S displacement control mode shift 0-3 D [7<623902748> 在 2025-03-13 上传 | 大小：1.38mb | 下载：0
[VHDL编程] VerilogHDL(1-7)
说明：verliog程序的教程和一些实例方便学习-verliog program tutorials and examples to facilitate learning<Grazy-Wolf~.~> 在 2025-03-13 上传 | 大小：1.38mb | 下载：0
[VHDL编程] Fpga_And_Cpld
说明：Fpga_And_Cpld设计经验总结，在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。-In digital circuit design, timing design<枫蓝> 在 2025-03-13 上传 | 大小：1.38mb | 下载：0
[VHDL编程] verilog-Design
说明：英文的verilog设计手册，内容详尽，专业-Verilog design manual in English, detailed, professional<> 在 2025-03-13 上传 | 大小：1.38mb | 下载：0
[VHDL编程] based-DE2-jpeg-encoder-design
说明：使用基于Altera公司的DE2平台进行JPEG 编码器的设计与实现，硕士论文-Altera' s DE2-based platform for JPEG Encoder Design and Implementation, Master' s thesis<李聪> 在 2025-03-13 上传 | 大小：1.38mb | 下载：0
[VHDL编程] FPGA_Project_Files
说明：此例为FPGA发送数据包到pci9054，用到fifo模块，还有sram模块，比较复杂。应用在pci9054与fpga通讯-This example sends the packet to the FPGA pci9054, use fifo module, as well as sram module, is more complex. Application pci9054 communication with fpga<杨洋> 在 2025-03-13 上传 | 大小：1.38mb | 下载：0