资源列表

« 1 2 ... .92 .93 .94 .95 .96 3497.98 .99 .00 .01 .02 ... 4311 »

[VHDL编程SPI-Master-Core-DAC-ADC-spartan

说明:SPI Master Core for spartan (ADC, DAC) vhdl code
<onur> 在 2025-04-30 上传 | 大小:1.87mb | 下载:0

[VHDL编程simu01

说明:spartan 3 series ADC vhdl code testbench
<onur> 在 2025-04-30 上传 | 大小:6kb | 下载:0

[VHDL编程SineWAve

说明:xilinx system generator DAC simulink system code for black box
<onur> 在 2025-04-30 上传 | 大小:4.21mb | 下载:0

[VHDL编程s3esk_picoblaze_dac_control

说明:picoblaze DAC control spartan 3e
<onur> 在 2025-04-30 上传 | 大小:22kb | 下载:0

[VHDL编程evodem_mppt_son_hali_OK

说明:This my complete simulink project using xilinx system generator blocks. There is a buck converter and a control unit for FPGA calculating MPPT to get maximum power from the PV panel. MPPT calculation is done us
<onur> 在 2025-04-30 上传 | 大小:2.83mb | 下载:0

[VHDL编程sp601_sayac_sysgen_OK

说明:This a counter project for simulink using system generator blocks. There is LED output. I implemented it on spartan sp601 development board and it works.
<onur> 在 2025-04-30 上传 | 大小:340kb | 下载:0

[VHDL编程10-sequence-detector

说明:本系统采用实验箱的48MHz时钟作为输入时钟,将其分频得到计数器计数频率和序列检测器检测序列频率-The system uses a 48MHz clock experimental box as the input clock, to get the counter frequency divider and serial sequence frequency detector
<陈颖> 在 2025-04-30 上传 | 大小:41kb | 下载:0

[VHDL编程r22sdf_bf1

说明:Verilog Implementation of Butterfly 1 of R22SDF algorithm
<Jinu> 在 2025-04-30 上传 | 大小:4kb | 下载:0

[VHDL编程CM

说明:Verilog Implementation of Complex Mutliplier
<Jinu> 在 2025-04-30 上传 | 大小:1kb | 下载:0

[VHDL编程CM_WADDR

说明:Complex multiplier with twiddle factor
<Jinu> 在 2025-04-30 上传 | 大小:1kb | 下载:0

[VHDL编程WDDRGEN

说明:Address generation for twiddle factors
<Jinu> 在 2025-04-30 上传 | 大小:1kb | 下载:0

[VHDL编程WROM

说明:Twiddle factors in ROM
<Jinu> 在 2025-04-30 上传 | 大小:1kb | 下载:0
« 1 2 ... .92 .93 .94 .95 .96 3497.98 .99 .00 .01 .02 ... 4311 »

源码中国 www.ymcn.org