[VHDL编程] syncup_dn

说明：VHDL CODE FOR SYNCHRONOUS UP/DOWN COUNTER
<pinky> 在 2025-04-04 上传 | 大小：815kb | 下载：0

[VHDL编程] EPM7032-ENCODE

说明：ALTETRA EPM7032 ENCODE正反轉16位元輸出+14輸入+內碼-ALTETRA EPM7032 ENCODE
<麻吉> 在 2025-04-04 上传 | 大小：63kb | 下载：0

[VHDL编程] Syn_FIFO(wanzheng)

说明：基于IPcore的同步FIFO的编写。读写数据位宽都为8bit，深度为32.-Based IPcore synchronous FIFO preparation. Read and write data width are 8bit, a depth of 32.
<杨杨> 在 2025-04-04 上传 | 大小：426kb | 下载：0

[VHDL编程] synchoronous_FIFO(jianban)

说明：基于IPcore的同步FIFO的设计。采用Verilog代码书写。读写位宽均为8bit，深度为32.-IPcore synchronous FIFO-based design. Using Verilog code writing. Read and write bits wide are 8bit, depth is 32.
<杨杨> 在 2025-04-04 上传 | 大小：662kb | 下载：0

[VHDL编程] bt656_decode

说明：bt656 标准的解码 verilog 语言-bt656 decode
<xujianfeng> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] rxpart

说明：uart异步串口收模块，将串口数据进行组合变成8位的字节。波特率可自行调节-uart receive asynchronous serial module, serial data will be combined to become 8 bytes. The baud rate of self-regulation
<郭先生> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_PWM

说明：FPGA的PWM產生程式碼，以及一個判斷是否直接輸出，或是使用指剝開關限制輸出。-Produced both PWM, and a direct output to determine whether or limit the use of means stripping switch output.
<徐煥烜> 在 2025-04-04 上传 | 大小：2kb | 下载：0

[VHDL编程] MyDigiditClock2

说明：一个简单的基于赛灵思公司的nexys3的秒表计时器。能够实现计时的开始、暂停、复位、切换显示百分秒。无需连接任何其他的硬件。-Based on a simple Xilinx nexys3 stopwatch timer. Start timing can be achieved, pause, reset, switch the display percentile seconds. Without connecting any ad
<吕志伟> 在 2025-04-04 上传 | 大小：1.36mb | 下载：0

[VHDL编程] PS2_LCD

说明：一个课程设计程序，实现FPGA解码键盘按键，并在LCD上显示的程序，可以学习状态机、时序编程-A curriculum design process to achieve FPGA decoder keyboard keys, and the program displayed on the LCD, you can learn a state machine, timing programming
<zhexuehan> 在 2025-04-04 上传 | 大小：8kb | 下载：0

[VHDL编程] 2_led

说明：基于nios ide编程并下载至FPGA中的led灯闪亮程序-Based nios ide programmed and downloaded to the FPGA program led lights flashing
<yanhuazhen> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] NIOS_DIG

说明：基于FPGA软核系统，通过nios编程使开发板数码管定时计数-FPGA-based soft-core systems through programmed to nios development board digital timer count
<yanhuazhen> 在 2025-04-04 上传 | 大小：11.68mb | 下载：0

[VHDL编程] VHDL-ASK-MODULATE-AND-DEMODULATE

说明：基于VHDL的ASK调制与解调设计与实现-ASK modulation and demodulation VHDL Design and Implementation
<姚国伟> 在 2025-04-04 上传 | 大小：16kb | 下载：0