[VHDL编程] i2c_master_slave_core

说明：I2C接口的主从模式代码,独立的IP，可以快速嵌入到自己的设计项目！-Master I2C interface code from the model, independent of IP, you can quickly embed into their design projects!
<乔铁宏> 在 2025-04-28 上传 | 大小：1.2mb | 下载：0

[VHDL编程] Clockdivider

说明：VHDL CODE FOR CLOCK DIVIDER
<pinky> 在 2025-04-28 上传 | 大小：839kb | 下载：0

[VHDL编程] sqr

说明：VHDL CODE FOR SQUARE WAVE GENERATOR
<pinky> 在 2025-04-28 上传 | 大小：691kb | 下载：0

[VHDL编程] xs3-bcd

说明：VHDL CODE FOR XS-3 TO BCD CONVERTER
<pinky> 在 2025-04-28 上传 | 大小：965kb | 下载：0

[VHDL编程] tr

说明：VHDL CODE FOR TRAFFIC LIGHT CONTROLLER
<pinky> 在 2025-04-28 上传 | 大小：513kb | 下载：0

[VHDL编程] johncounter_D

说明：VHDL CODE FOR JOHNSON COUNTER USING D FLIPFLOP
<pinky> 在 2025-04-28 上传 | 大小：579kb | 下载：0

[VHDL编程] syncup_dn

说明：VHDL CODE FOR SYNCHRONOUS UP/DOWN COUNTER
<pinky> 在 2025-04-28 上传 | 大小：815kb | 下载：0

[VHDL编程] EPM7032-ENCODE

说明：ALTETRA EPM7032 ENCODE正反轉16位元輸出+14輸入+內碼-ALTETRA EPM7032 ENCODE
<麻吉> 在 2025-04-28 上传 | 大小：63kb | 下载：0

[VHDL编程] Syn_FIFO(wanzheng)

说明：基于IPcore的同步FIFO的编写。读写数据位宽都为8bit，深度为32.-Based IPcore synchronous FIFO preparation. Read and write data width are 8bit, a depth of 32.
<杨杨> 在 2025-04-28 上传 | 大小：426kb | 下载：0

[VHDL编程] synchoronous_FIFO(jianban)

说明：基于IPcore的同步FIFO的设计。采用Verilog代码书写。读写位宽均为8bit，深度为32.-IPcore synchronous FIFO-based design. Using Verilog code writing. Read and write bits wide are 8bit, depth is 32.
<杨杨> 在 2025-04-28 上传 | 大小：662kb | 下载：0

[VHDL编程] bt656_decode

说明：bt656 标准的解码 verilog 语言-bt656 decode
<xujianfeng> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] rxpart

说明：uart异步串口收模块，将串口数据进行组合变成8位的字节。波特率可自行调节-uart receive asynchronous serial module, serial data will be combined to become 8 bytes. The baud rate of self-regulation
<郭先生> 在 2025-04-28 上传 | 大小：1kb | 下载：0