资源列表
[VHDL编程] liushuidanwei
说明:流水灯加单位数码管 流水灯自动来回流动,单位数码管自动计数-Light water units plus digital tube light water flow back and forth the unit digital tube automatic counting<陈思> 在 2025-02-03 上传 | 大小:8kb | 下载:0
[VHDL编程] anjiandanwei
说明:按键通过单位数码管显示 10个按键,不同的按键数码管上显示不同数字-Key unit digital tube display 10 keys, key digital tube display different figures<陈思> 在 2025-02-03 上传 | 大小:410kb | 下载:0
[VHDL编程] the-taxi-meter
说明:利用MAX plus10.2对所设计的出租车计费器的VHDL代码进行仿真,并在FPGA数字实验系统上实现了该控制。-The MAX plus10.2 the design of the taxi meter VHDL code simulation, and FPGA digital experimental system To implement the control. This is the decoding module<陈小姐> 在 2025-02-03 上传 | 大小:496kb | 下载:0
[VHDL编程] shuzipaidui
说明:3*3按键控制多位数码管,四位数码管上显示数字由大到小,按键控制移位-3* 3 keys to control a number of digital control, four digital tube display digital descending, key control shift<陈思> 在 2025-02-03 上传 | 大小:402kb | 下载:0
[VHDL编程] zuojiayoujian
说明:四位数码管左边两位自动增加,右边两位自动减少-Four digital tube left two increases, the right two automatically reduces<陈思> 在 2025-02-03 上传 | 大小:338kb | 下载:0
[VHDL编程] A-4-bit-variable-modulus-counter
说明:用Verilog HDL设计一个4bit变模计数器和一个5bit二进制加法器。在4bit输入cipher的控制下,实现同步模5、模8、模10、模12及用任务调用语句实现的5bit二进制加法器,计数器具有同步清零和暂停计数的功能。主频为50MHz,要求显示频率为1Hz。-A 4-bit variable modulus counter and a 5bit of binary adder using Verilog HDL design.<赵玉著> 在 2025-02-03 上传 | 大小:2kb | 下载:0
[VHDL编程] VHDL-to-design-detector
说明:用VHDL语言设计一个序列“111010”的检测器和该序列的发生器-VHDL language " 111010" to design a sequence detector and the sequence generator<赵玉著> 在 2025-02-03 上传 | 大小:1kb | 下载:0
[VHDL编程] Digit_sys_proj-tbird
说明:T-bird LED by modelsim 6.5e<seogwonyoon> 在 2025-02-03 上传 | 大小:1kb | 下载:0