资源列表

« 1 2 ... .59 .60 .61 .62 .63 3164.65 .66 .67 .68 .69 ... 4311 »

[VHDL编程FPGA_website

说明:FPGA开发相关的国内外经典网站,有许多值得参考的设计和开源的IP核-FPGA development at home and abroad classic website, there is much reference design and open source IP core
<诗律> 在 2025-02-05 上传 | 大小:18kb | 下载:0

[VHDL编程FIR

说明:fir数字滤波器,VHDL语言编程,先通过MATLAB计算得到参数。-fir digital filter VHDL language programming, first obtained by MATLAB calculated parameters.
<jinhong> 在 2025-02-05 上传 | 大小:924kb | 下载:0

[VHDL编程dingshijishu.vhd

说明:基于VHDL语言环境的定时计数程序,可进行简单的定时计数,供大家改进开发。-Simple timer count timer count program based on the VHDL language environment for improved development.
<宋喜望> 在 2025-02-05 上传 | 大小:1kb | 下载:0

[VHDL编程DDC_FPGA

说明:基于FPGA的数字下变频器(DDC)的设计,将采样得到的高速率信号变成低速率基带信号,以便进行下一步的信号处理。由NCO、数字混频器、低通滤波器和抽取滤波器四个模块组成。采用自编的加法树乘法器,提高乘法运算效率。-Design based on FPGA digital downconverter (DDC), the high-speed signal will be sampled baseband signal into a lo
<shengxx> 在 2025-02-05 上传 | 大小:51kb | 下载:0

[VHDL编程CDMA_DECODING

说明:CDMA encoding using VHDL
<muruga> 在 2025-02-05 上传 | 大小:10kb | 下载:0

[VHDL编程cc

说明:基于FPGA的串口发送和接收程序,调试通过。-FPGA-based serial port to send and receive procedures.
<LINKY> 在 2025-02-05 上传 | 大小:630kb | 下载:0

[VHDL编程rxd

说明:用verilog实现的串口接收程序,仿真通过-Verilog implementation receiver program, through simulation
<hr> 在 2025-02-05 上传 | 大小:327kb | 下载:0

[VHDL编程txd

说明:用verilog实现的串口发送程序,和之前的发送程序可以一起使用,仿真通过-Verilog achieve serial transmission program, and before sending program can be used in conjunction with simulation through
<hr> 在 2025-02-05 上传 | 大小:302kb | 下载:0

[VHDL编程FIFO

说明:用verilog做的FIFO程序,仿真通过-FIFO procedures to do with verilog simulation by
<hr> 在 2025-02-05 上传 | 大小:504kb | 下载:0

[VHDL编程zz

说明:用verilog实现的PS2和VGA程序,仿真通过-PS2 and VGA verilog implementation of the program, through simulation
<hr> 在 2025-02-05 上传 | 大小:755kb | 下载:0

[VHDL编程isp

说明:关于在线编程isp的课件,初学者适用。上课时用-Courseware, online programming isp beginners apply. Class
<张了> 在 2025-02-05 上传 | 大小:7.86mb | 下载:0

[VHDL编程sram_bridge

说明:多用户访问SRAM,使用开关切换,包括数据总线和控制信号,fpga总线桥-Multi-user access to SRAM, switching, and includes a data bus and control signal, FPGA bus bridge
<王明新> 在 2025-02-05 上传 | 大小:1kb | 下载:0
« 1 2 ... .59 .60 .61 .62 .63 3164.65 .66 .67 .68 .69 ... 4311 »

源码中国 www.ymcn.org