[VHDL编程] fwwallace

说明：wallace tree multiplier in verrilog
<arvind> 在 2025-02-05 上传 | 大小：160kb | 下载：0

[VHDL编程] mux-top-module

说明：Vhdl implementation of Mux module using and gate or gate and with testbench
<Abhijeet> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO-and-CAM

说明：verilog code for gray counter,synchronous and asynchronous fifo
<Abhijeet> 在 2025-02-05 上传 | 大小：25kb | 下载：0

[VHDL编程] lfsr-counter

说明：descr iption for LFSR counter
<Abhijeet> 在 2025-02-05 上传 | 大小：18kb | 下载：0

[VHDL编程] memories-dual-port

说明：descr iption for memory dual port
<Abhijeet> 在 2025-02-05 上传 | 大小：20kb | 下载：0

[VHDL编程] encoder-8b10b

说明：可以实现8b10b编码，verilog源程序，经过测试-8b10b Encoder
<华香凝> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] decoder-8b10b

说明：可实现8b10b解码的verilog程序，经过测试-8b10b decoder，verilog
<华香凝> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] sourcefiles-for-chip-scope-(serial-type-IDEA)

说明：this code is for IDEA(international data encryption algorithm)
<Surender kumar> 在 2025-02-05 上传 | 大小：87kb | 下载：0

[VHDL编程] zedboard

说明：关于xilinx最新出来的开发板zedboard的一些资料-Information about the xilinx Latest the development board zedboard out some
<章晶> 在 2025-02-05 上传 | 大小：9.18mb | 下载：0

[VHDL编程] another

说明：这是一个用数码管显示的verilog语言描述的数字秒表，且引脚已经分配完毕，基于DE2，可直接下载到板子上使用-This is a digital stopwatch with digital display verilog language described, and the pins have been fully allocated, based DE2, can be directly downloaded to the bo
<小草帽> 在 2025-02-05 上传 | 大小：920kb | 下载：0

[VHDL编程] FPGA-Communication-Framework-.tar

说明：这是来自开源网站OpenCores的程序，版权归作者所有，仅供学习交流。一个上位机软件源程序，和一个FPGA硬件核的源程序（<600slices），上位机软件可以通过UDP/IP连通FPGA实现通信。-This is from the open source the website OpenCores the program belongs to the author, only learning exchanges. A hos
<郑通> 在 2025-02-05 上传 | 大小：23.62mb | 下载：0

[VHDL编程] vhdl_demo2

说明：设计PCM30基群帧同步电路1．输入码流DATA，速率为2.04Mb/S；每帧256bit，其中前8bit为帧同步码；偶数帧的帧同步码为10011011，奇数帧的帧同步码为110XXXXX（X为任意值）。 2．系统初始状态为失步态，失步信号FLOSS输出低电平，电路在输入码流里逐比特搜寻同步码，当搜寻到第一个偶帧同步码后，电路转为逐帧搜寻，当连续三帧均正确地搜寻到同步码后，系统状态转为同步态，失步信号输出高电平；否则电路重新进入逐比
<zzz> 在 2025-02-05 上传 | 大小：2kb | 下载：0