[VHDL编程] BotelloProyecto

说明：Unipolar Stepper Motor Driver in VHDL, with CCW,Step-number,Half/Complete Steps and Velocity selector
<jack> 在 2025-02-05 上传 | 大小：55kb | 下载：0

[VHDL编程] test_wuline

说明：用 verilog语言实现直线的显示与反走样，用的是wu算法，适用于fpga实现-The Verilog language line display with anti-aliasing, wu algorithm, suitable for fpga implementation
<libingyang> 在 2025-02-05 上传 | 大小：7.54mb | 下载：0

[VHDL编程] counter-0-9999-on-DE1

说明：Hello its simple counter for DE1 boards
<Mohammad> 在 2025-02-05 上传 | 大小：591kb | 下载：0

[VHDL编程] CHANNEL_ESTIMATION_PROJECT

说明：基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来-Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk
<lei> 在 2025-02-05 上传 | 大小：11.26mb | 下载：0

[VHDL编程] CPU8bit

说明：复旦大学 计算机体系结构实验 8位cpu-8bit cpu
<孙众毅> 在 2025-02-05 上传 | 大小：1.33mb | 下载：0

[VHDL编程] SDK_lwip_echo_server

说明：Xilinx spartan-3e开发板，EDK的配置，及SDK的一个TCP echo server的实例。运用LWIP（Light Weight IP）轻型IP协议。-Xilinx Spartan-3e development board the EDK' s configuration, and the SDK a TCP echo server instance. The use of the the light IP pr
<lijunjie> 在 2025-02-05 上传 | 大小：3.55mb | 下载：0

[VHDL编程] te_copy

说明：利用verilog编写的频率计，测量信号通过管脚输入，8个七段管显示频率，可以实现1-50M频率的精确测量-A frequency indicator based on verilog HDL, measured signal connect the chip by the input pin and display the result on the seven segment.It could realize the frequ
<李奇> 在 2025-02-05 上传 | 大小：25kb | 下载：0

[VHDL编程] FPGA-FIFO-VHDL

说明：这是一个基于FPGA的异步FIFO设计，利用的VHDL硬件描述语言，内容分析清楚，附带完整代码-This is an FPGA-based asynchronous FIFO design, the use of VHDL hardware descr iption language, content analysis, with complete code
<yanjiajun> 在 2025-02-05 上传 | 大小：73kb | 下载：0

[VHDL编程] fifo

说明：本文档是一个异步FIFO设计的完整工程，利用modelsim仿真软件，分不同的模块-This document is the complete works of an asynchronous FIFO design, the use of the modelsim simulation software, divided into different modules
<yanjiajun> 在 2025-02-05 上传 | 大小：493kb | 下载：0

[VHDL编程] VHDL-TESTBENCH

说明：这是一篇用VHDL编写testbeach测试文件的详细讲解资料，举例讲解详细易懂，很实用-This is a VHDL explain in detail the information writing testbeach test file, for example, to explain in detail to understand, it is practical
<yanjiajun> 在 2025-02-05 上传 | 大小：11.05mb | 下载：0

[VHDL编程] DDS

说明：在FPGA里面实现DDS的功能，输出正弦、三角波、方波、FSK/ASK/BPSK调制波等-Inside the FPGA realization of DDS function, the output sine, triangle wave, square wave, FSK/ASK/BPSK modulation wave
<sanxing> 在 2025-02-05 上传 | 大小：1.78mb | 下载：0

[VHDL编程] Xilinx_FPGA_FFT_Application_Note

说明：Xilinx FPGA中FFT IP核的使用笔记，内部有FFT硬核的端口说明和具体设置以及源代码，对于数字信号处理研究人员，能图像处理、雷达成像、实时通信开发人员较多的开发时间！-Xilinx FPGA in the FFT IP core using a laptop internal hard core of the FFT port descr iption and specific settings as well as the
<杨光> 在 2025-02-05 上传 | 大小：1.34mb | 下载：0