[VHDL编程] key_scan

说明：按键消抖！verilog版本的，延时程序，已经过测试-Key debounce verilog version, the delay procedure has been tested
<追风> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] EDAbaluqiangdaqi

说明：本系统共由抢答单元、答题单元和报警单元等三部分组成。 首次进行时，主持人设置答题时间，再按一次清零开关，报警器发出声音提示抢答开始，同时抢答锁存模块开始工作，抢答定时器开始减计数，并将时间通过译码电路显示在数码管上。当在规定的时间内，有选手抢答时，抢答锁存模块就将该选手的号码锁存，其他的选手的抢答无效，同时报警器发出警报，定时器停止工作，抢答时间和该选手的号码分别通过数码管显示出来。当规定的时间到并且没有人抢答，定时器递减到0，并通
<卢广昌> 在 2025-02-06 上传 | 大小：11kb | 下载：0

[VHDL编程] FPGA50shejipwm

说明：基于fpga产生四路PWM波形，控制步进电机的运转，采用vhdl语言-Based fpga four PWM waveform is generated to control the operation of stepper motor vhdl language
<卢广昌> 在 2025-02-06 上传 | 大小：3.27mb | 下载：0

[VHDL编程] lsd

说明：本实验采用fpga控制流水灯，采用ROM存储数据，通过计数器调用数据，产生跑马灯-The experimental fpga control light water ROM to store data, call data generated by a counter Marquee
<卢广昌> 在 2025-02-06 上传 | 大小：706kb | 下载：0

[VHDL编程] mux16

说明：16位乘法器的verilog实现，可以通过仿真，采用的是移位的方法。-16-bit multiplier verilog achieve, through simulation, using the shift method.
<shaojian> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] fdivision

说明：一个分频的quartus工程，用verilog写的，改变i的值可以实现任意分频，绝对原创-Quartus project a divide verilog write, change the value of i can achieve arbitrary divide absolute originality! ! !
<shaojian> 在 2025-02-06 上传 | 大小：9.52mb | 下载：0

[VHDL编程] verilog-example

说明：verilog基础实验，包括篮球计数器，序列检测计等-verilog based experiments, including basketball counter sequence detector
<吴忠国> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA-in-radar-signal-process

说明：fpga在雷达数字信号系统中的应用以及误差分析，这是我做项目从知网下的。-fpga radar digital signal system and error analysis, which I have done projects from HowNet.
<邓忠飞> 在 2025-02-06 上传 | 大小：1.05mb | 下载：0

[VHDL编程] usb-blaster-driver-for-win-7

说明：USB BLASTER WIN 7 驱动, 绝对能用,亲测-USB BLASTER WIN 7 drive absolutely can pro-test
<jacky> 在 2025-02-06 上传 | 大小：635kb | 下载：0

[VHDL编程] radar-controller-design-

说明：某个雷达控制器的实现，当中的一些思想还是值得借鉴的，这是哈工大的硕士毕业论文，参考价值很大！-The realization of a radar controller, among some of the ideas or worth learning, This is HIT master' s thesis, a great reference value!
<邓忠飞> 在 2025-02-06 上传 | 大小：844kb | 下载：0

[VHDL编程] TAXI_TOLL_1_1

说明：实现出租车自动计费器 能进行LCD1602液晶显示。硬件平台：Xilinx Spartan3E -Use VHDL languange to achieve the automatic taxi meter and display cost,waiting time and distance on the LCD1602 . Hardware platforms: Xilinx Spartan3E
<linjunlan> 在 2025-02-06 上传 | 大小：3.01mb | 下载：0

[VHDL编程] EDA4--3

说明：实现的电子钟，资料非常全面，是一次课程设计的大作业，完成的质量很高。-Achieve the electronic clock information is very comprehensive, curriculum design job, completed high quality.
<岳凯旋> 在 2025-02-06 上传 | 大小：7.67mb | 下载：0