[VHDL编程] 8.24

说明：步进电机定位控制系统VHDL程序与仿真,程序中有详细注释-Stepper motor positioning control system procedures and VHDL simulation procedures detailed notes
<陈伟杰> 在 2025-02-06 上传 | 大小：5kb | 下载：0

[VHDL编程] 8.16

说明：功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。 -Function: Cymometer. Automatically according to seven decimal counting results, dynamic display automatically select valid data- 4 4. Decimal point
<陈伟杰> 在 2025-02-06 上传 | 大小：98kb | 下载：0

[VHDL编程] 8.4

说明：功能：基于VHDL语言，实现对ADC0809简单控制 --说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系 --统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。 -: Based on the VHDL language, ADC0809 simple control- Descr iption: ADC0809 no internal
<陈伟杰> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA_ReadwriteSram

说明：自己写的关于SRAM的读写程序，先写再读，如果写入读出正确，则LED灯亮。芯片为ISSI25616，适合对SRAM不了解的新手做简单测试。-Write their own program on the SRAM read and write, the first to write read write read out correctly, the LED lights. The chip for ISSI25616, suitable
<xiexin> 在 2025-02-06 上传 | 大小：201kb | 下载：0

[VHDL编程] bcd7seg

说明：program vhdl bcd to 7segment altera de2
<elen> 在 2025-02-06 上传 | 大小：255kb | 下载：0

[VHDL编程] TP1_ALU

说明：Unité arithmetique et logique Nexys 2 board
<ahmed> 在 2025-02-06 上传 | 大小：793kb | 下载：0

[VHDL编程] usbblaster

说明：老外原版的 altera usb 下载线 vhdl源码 -the altera usb download cable vhdl source
<我是谁> 在 2025-02-06 上传 | 大小：268kb | 下载：0

[VHDL编程] MOTO

说明：步进电机的马达定位控制 vhdl 源码 内容包括 控制正反转，复位开关，设定的度数的二进制代码。-Motor stepper motor positioning control the vhdl source content control Reversible, reset switch, set the degree of binary code.
<我是谁> 在 2025-02-06 上传 | 大小：472kb | 下载：0

[VHDL编程] easyDerivator

说明：Easy derivator circuit, detects rising and falling edges of single signal.
<shlomyss> 在 2025-02-06 上传 | 大小：916kb | 下载：0

[VHDL编程] lab5

说明：de2 altera 实验6 Adders, Subtractors, and Multipliers 答案-de2 altera experiment 5 Adders, Subtractors, and Multipliers answer
<shuang> 在 2025-02-06 上传 | 大小：2.49mb | 下载：0

[VHDL编程] lab6

说明：de2 altera 实验7 finite state machines 答案-de2 altera experiment 7 finite state machines answer
<shuang> 在 2025-02-06 上传 | 大小：1.35mb | 下载：0

[VHDL编程] clock

说明：数字钟设计，完整的代码，适合初学者，完整的数字钟功能，verilog语言-verilog clock design ，fuction is really well .
<maxruan> 在 2025-02-06 上传 | 大小：22kb | 下载：0