[VHDL编程] steppercontrol

说明：一个步进电机控制器的程序，包含了两个电机的控制，一路编码器的接收，串口的接收，脉冲的输出，非常综合-Stepper motor controller program contains two motor control, all the way to the reception of the encoder, serial receiver, pulse output, very comprehensive
<bingo> 在 2025-02-06 上传 | 大小：14.9mb | 下载：0

[VHDL编程] ts1

说明：TigerSharc TS201总线接口逻辑-TigerSharc TS201 bus interface logic
<xcy> 在 2025-02-06 上传 | 大小：109kb | 下载：0

[VHDL编程] PERI4-DM9000A

说明：基于FPGA的DM9000A芯片的网络数据采集系统，基于NIOS架构，c语言编程，资料齐全，包含不止5个源程序，绝对受用！-FPGA-based the DM9000A chip network data acquisition system based on NIOS architecture, c programming language, the information is complete, contains more tha
<mingbo> 在 2025-02-06 上传 | 大小：16.48mb | 下载：0

[VHDL编程] vhdl

说明：starter-3E板载vga端口驱动，并显示800*640的图像-Using PICOBLAZE to control the VGA Display on the Spartan-3E Starter Board
<SHI Tou> 在 2025-02-06 上传 | 大小：6kb | 下载：0

[VHDL编程] Deco7seg

说明：uso de display en lenguaje VHDL
<alexis velasyegui> 在 2025-02-06 上传 | 大小：893kb | 下载：0

[VHDL编程] uart_verilog

说明：串口标准通讯，带奇偶校验和通讯超时故障，带测试文件-The serial standard communication with test files
<郭延冲> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] study

说明：在PicoBlaze上实现VGA显示、LED移位、交通灯状态变化等功能-VGA display, LED shift state of the traffic lights on in the PicoBlaze changes
<feng> 在 2025-02-06 上传 | 大小：3.68mb | 下载：0

[VHDL编程] anjianliushuideng

说明：按键流水灯程序 cpld语言 程序包括源程序和图还有所建立的项目-Button light water program
<仇> 在 2025-02-06 上传 | 大小：103kb | 下载：0

[VHDL编程] i2c

说明：用verilog写的I2C读写代码，用拨码开关输入数据，按键写入和读出，在LED数码管上显示。-I2C read and write code written in verilog DIP switch input data, key writing and reading, LED digital tube display.
<wenyangzeng> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] four-adder-design

说明：可编程逻辑设计-用VHDL语言进行四位加法器的设计-Programmable logic design _ four adder design
<lunfei> 在 2025-02-06 上传 | 大小：1.18mb | 下载：0

[VHDL编程] PID-CPLD

说明：文章描述是关于智能PID的CPLD实现形式，内容详实，极具参考价值-The article describes the CPLD on Intelligent PID forms of informative, has great reference value
<chenfei> 在 2025-02-06 上传 | 大小：67kb | 下载：0

[VHDL编程] EMAC6

说明：verilog实现的FPGA三态以太网链路层通信代码，里面有状态机，并按各个模块的功能分了文件夹，还有说明文档，自定义帧的产生和接收，开发环境为Xilinx ISE，测试无误。-verilog realization FPGA Tri-Mode Ethernet link layer communication code, which the state machine, according to the function of eac
<trygov> 在 2025-02-06 上传 | 大小：3.44mb | 下载：0