[VHDL编程] binary_adder_subtractor

说明：binary adder / subtracter in vhdl
<sree> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] Ex22_trafficlight

说明：利用vhdl语言在CPLD上开发了一个交通灯模拟的程序代码-Using VHDL language in CPLD developed a traffic simulation program code
<mike> 在 2025-02-07 上传 | 大小：47kb | 下载：0

[VHDL编程] FIBONACCI_SERIES

说明：fibonacci series in vhdl
<sree> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-code

说明：关于一些经典的外国verilog HDL代码的总结。非常经典，可以作为初学者学习之用。-Summarize about some classic foreign verilog HDL code. Contains the comment section.
<郑羽深> 在 2025-02-07 上传 | 大小：70kb | 下载：0

[VHDL编程] omu_b

说明：CPLD的功能实现,主要有FPGA配置、寄存器定义、两种分频等内容-The realization of the function of the Slave SerialCPLD, basically have FPGA configuration, register definition, two kind of frequency division, etc
<徐海洋> 在 2025-02-07 上传 | 大小：6kb | 下载：0

[VHDL编程] I2C_400K

说明：通过I2C接口实现FPGA和PC通信的Verilog源代码，测试条件400KHz，I2C接口内部集成了寄存器。-The Verilog FPGA and PC communications through the I2C interface source code, test conditions 400KHz I2C interface internal integration register.
<曹操> 在 2025-02-07 上传 | 大小：125kb | 下载：0

[VHDL编程] MSK

说明：最小移频键控(MSK)调制解调技术的原理及应用分析-Minimum Shift Keying (MSK) modulation and demodulation technology principle and application analysis
<xzq> 在 2025-02-07 上传 | 大小：149kb | 下载：0

[VHDL编程] v-miao

说明：verilog的秒表计算和显示，详细的代码和分析，逻辑清楚，适合初学者学习。-Verilog stopwatch calculation and display, detailed code and analysis, logic clear, suitable for beginners to learn.
<jim> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] 3des_vhdl_latest.tar

说明：DES/3DES open core used VHDL. 在实际系统中使用过，完美无缺。-DES/3DES open core used VHDL. Used in the actual system, perfect.
<jinghang sun> 在 2025-02-07 上传 | 大小：118kb | 下载：0

[VHDL编程] fpga1

说明：基于fpga的交通灯程序设计，交通灯为两路交通灯-Based fpga programming traffic lights, traffic lights for two-way traffic lights
<zhouzhou> 在 2025-02-07 上传 | 大小：259kb | 下载：0

[VHDL编程] shi-zhong

说明：基于fpga的时钟设计，包含报时模块，时段控制，等-Fpga-based clock design contains timekeeping module, time control, and so on. .
<zhouzhou> 在 2025-02-07 上传 | 大小：140kb | 下载：0

[VHDL编程] 100KE-NI

说明：基于fpga的计时模块设计，较简单是基础设计主要功能是计数。-Fpga-based timing module design is relatively simple, the main function of the basic design is to count.
<zhouzhou> 在 2025-02-07 上传 | 大小：135kb | 下载：0