[VHDL编程] adder

说明：tis an adder code in vhdl-tis is an adder code in vhdl
<sag> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] cary_generation

说明：cary generation code in vhdl
<sag> 在 2025-02-07 上传 | 大小：13kb | 下载：0

[VHDL编程] carry_ripple_adder

说明：carry ripple adder vhdl code
<sag> 在 2025-02-07 上传 | 大小：14kb | 下载：0

[VHDL编程] alu_with_component

说明：Arithmetic logic unit in vhdl
<sag> 在 2025-02-07 上传 | 大小：18kb | 下载：0

[VHDL编程] tswc_state

说明：用状态机控制8位移位寄存器，能够实现二极管左移,右移，明暗闪烁交替。-8-bit shift register, state machine control can diode left, right, light and dark flashing alternately.
<杨佳文> 在 2025-02-07 上传 | 大小：1.25mb | 下载：0

[VHDL编程] verilog_example

说明：verilog的小程序集合，适合与初学者学习参考-The verilog small collection of programs suitable for beginners to learn reference
<夏洪超> 在 2025-02-07 上传 | 大小：6kb | 下载：0

[VHDL编程] clock_for_6.0

说明：基于FPGA的电子钟，开发环境是Quartus II 6.0。功能是3个按键分别设置时分秒。通常作为课程设计，供同学参考~-Electronic bell, development environment based on FPGA Quartus II 6.0. The function is the three buttons to set the hour, minute and second. Usually as course
<小白> 在 2025-02-07 上传 | 大小：540kb | 下载：0

[VHDL编程] edayima

说明：3－8译码器的VHDL描述，及quartus ii对其进行的波形仿真文件-3-8 decoder in VHDL, and its quartus ii waveform simulation files
<chenjiaqi> 在 2025-02-07 上传 | 大小：209kb | 下载：0

[VHDL编程] shiyan8

说明：出租车计费系统verilog hdl编写-verilog hdl taxi
<ycj> 在 2025-02-07 上传 | 大小：2.62mb | 下载：0

[VHDL编程] VHDL-2FSK

说明：基于VHDL的FSK调制与解调， 基于VHDL的FSK调制与解调，-VHDL-based FSK modulation and demodulation
<a> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] EDA

说明：VHDL语言的EDA方面课件，仅有5节，较快掌握VHDL语言的设计与技巧-VHDL language EDA aspects of courseware, faster master VHDL language design skills, only five
<VanillaChow> 在 2025-02-07 上传 | 大小：1.33mb | 下载：0

[VHDL编程] Quarts-example

说明：Quarts实例程序,在MAX3128A的器件上实现的编程。供初学者参考使用-The Quarts instance programming procedures MAX3128A devices. Reference for beginners to use
<w> 在 2025-02-07 上传 | 大小：190kb | 下载：0