资源列表

« 1 2 ... .09 .10 .11 .12 .13 2914.15 .16 .17 .18 .19 ... 4311 »

[VHDL编程sale_newspaper

说明:该程序实现了自动售报纸的机器,能够自动找零,输入的硬币有1、2、5分三种,报纸每份5分。-The program has realized automatic sell newspaper machine, automatically change, input COINS have 1, 2, 5 points three, newspapers every 5 minutes.
<张明涛> 在 2025-02-12 上传 | 大小:84kb | 下载:0

[VHDL编程Altera-FPGA-DE0

说明:Altera FPGA DE0的原理图 包含一些经典的FPGA设计电路及相关的接口-The Altera FPGA DE0 schematic contains the a classic FPGA design circuits and interface
<rm> 在 2025-02-12 上传 | 大小:293kb | 下载:0

[VHDL编程BlockRam

说明:xilinx FPGA BlockRam source.
<zhanglingxiao> 在 2025-02-12 上传 | 大小:2kb | 下载:0

[VHDL编程BramCfg

说明:xilinx FPGA BramCfg source.
<zhanglingxiao> 在 2025-02-12 上传 | 大小:2kb | 下载:0

[VHDL编程BramComCtrl

说明:xilinx FPGA BramComCtrl source.
<zhanglingxiao> 在 2025-02-12 上传 | 大小:2kb | 下载:0

[VHDL编程EppCtrlAsync

说明:xilinx FPGA EppCtrlAsync source.
<zhanglingxiao> 在 2025-02-12 上传 | 大小:2kb | 下载:0

[VHDL编程KIEMTRA3_1

说明:Mo phong LEd sang chay vong vong
<Ten Tui> 在 2025-02-12 上传 | 大小:80kb | 下载:0

[VHDL编程Shift

说明:the this file a module shift a bit of 32 bits. it contains shift left and shift right. thank for visiting
<tuan> 在 2025-02-12 上传 | 大小:397kb | 下载:0

[VHDL编程AES_final_block_3

说明:VHDL implementation of AES
<mourya> 在 2025-02-12 上传 | 大小:209kb | 下载:0

[VHDL编程design_1

说明:编码锁存器由主持人(start)控制以及 6 名选手输入(xuanshou(6:0))。主持 人信号无效(‘1’)时,将中间变量 Q_Z‘0’赋‘1’,主持人信号有效(‘0’)之后,如果中间 变量 Q_Z‘0’ 为‘1’,这时候 存下选手号的七段码显示,并将中间变量 Q_Z‘0’ 赋值为‘0’,使 下一个选手抢答信号输入无效,达到锁存的效果。最后给抢中输出(q)赋‘0’,表示已经 有选手抢中。-Encoding latch is con
<张永满> 在 2025-02-12 上传 | 大小:58kb | 下载:0

[VHDL编程design_2

说明:抢答定时器输入端为抢中信号,时钟信号和主持人信号。当主持人信号有效(‘0’)时,时钟信号提供计时,抢中有效之后便开始计时。先将48Mhz时钟分频为1hz的时间信号,当抢中信号有效(‘0’)来临时,将时间到信号(sjd)赋值为无效‘1’,并通过1hz时间信号输出时间显示的七段译码信号:经过一个周期,便将倒计时时间减一,并输出对应时间所示的七段译码值。经过5秒(4,3,…..,0)之后,表示时间到,将时间到信号(sjd)赋值为有效(‘0’)
<张永满> 在 2025-02-12 上传 | 大小:59kb | 下载:0

[VHDL编程design_3

说明:定时器输入端为抢中信号和时钟信号。时钟信号提供计时,抢中有效之后便开始计时。先将48Mhz时钟分频为1hz的时间信号,当抢中信号有效(‘0’)来临时,将时间到信号(sjd)赋值为无效‘1’,并通过1hz时间信号输出时间显示的七段译码信号:经过一个周期,便将倒计时时间减一,并输出对应时间所示的七段译码值。经过10秒(9,8,…..,0)之后,表示时间到,将时间到信号(sjd)赋值为有效(‘0’)。 -Timer input is gr
<张永满> 在 2025-02-12 上传 | 大小:60kb | 下载:0
« 1 2 ... .09 .10 .11 .12 .13 2914.15 .16 .17 .18 .19 ... 4311 »

源码中国 www.ymcn.org