[VHDL编程] urunn_length_s

说明：<p>用verilog 开发应用于图像压缩编码中使用行程长度编码(run lengthencoding，RLE)对交流系数(Aa)进行编码。</p> -<p> With verilog development for image compression using run length encoding (run lengthencoding, RLE) coding to encode the
<举例> 在 2025-04-24 上传 | 大小：9kb | 下载：0

[VHDL编程] 51

说明：51单片机电子钟程序 （采用调用显示子程序以改善LED的显示闪烁现象）-51 MCU clock program (call display routines to improve the LED display flicker)
<penghuifu> 在 2025-04-24 上传 | 大小：8kb | 下载：0

[VHDL编程] cnt24

说明：24进制计数器，实现了电子时钟小时位的24进制计数-24 hex counter
<Tom> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] 25c

说明：基于xilinx spartan 3e 开发板的ATMEL 25c 系类EEPROM 接口程序。可以将EEPROM值读出并显示于LCD上。读取频率由DCM和内部分频器控制。读出结果可以自动和设定值（55AA 或AA55等）进行比对，并也在LCD上显示verify的结果。 通过switch可以选择连续读出整个存储空间，或是通过button按字节读取。-Based on the xilinx spartan 3e development b
<李华> 在 2025-04-24 上传 | 大小：1.57mb | 下载：0

[VHDL编程] 93c

说明：基于xilinx spartan 3e 开发板的ATMEL 93c系类(46 56 66)EEPROM 接口程序。可以将EEPROM值读出并显示于LCD上。读取频率由DCM控制。读出结果可以自动和设定值（55AA 或AA55等）进行比对，并也在LCD上显示verify的结果。 通过switch可以选择连续读出整个存储空间和组织模式（8bit 或16bit），通过button按字节读取。鄙人自己编写的，已通过上板测试-Xilinx spa
<李华> 在 2025-04-24 上传 | 大小：583kb | 下载：0

[VHDL编程] TS_i2c

说明：基于xilinx spartan 3e 开发板的CAT34TS02 AT30TSE002B 等 带有温度传感器EEPROM 的TS 部分测试程序。通过串口写入数据和地址。按键控制从串口读出内部寄存器值，同时LCD予以16进制显示。 本人编写亲测。-Based on the xilinx spartan 3e development boards CAT34TS02 AT30TSE002B TS part of the test pr
<李华> 在 2025-04-24 上传 | 大小：1.04mb | 下载：0

[VHDL编程] lab3NHHT

说明：Lab Project On MISP single cycle implementation
<Anh Tuan> 在 2025-04-24 上传 | 大小：331kb | 下载：0

[VHDL编程] FileRecv

说明：卷积编码的有关介绍，有关论文，以及有关matlab程序代码-Convolutional code introduced the paper, as well as the Matlab code
<钟鑫> 在 2025-04-24 上传 | 大小：1.27mb | 下载：0

[VHDL编程] shizhong

说明：fpga时钟程序FPGA Design - Best Practices-FPGA Design- Best Practices
<李宁> 在 2025-04-24 上传 | 大小：485kb | 下载：0

[VHDL编程] VGA

说明：VGA实验 FPGA Design - Best Practices- FPGA Design- Best Practices
<李宁> 在 2025-04-24 上传 | 大小：427kb | 下载：0

[VHDL编程] IIC

说明：IIC总线程序设计 FPGA Design - Best Practices- FPGA Design- Best Practices
<李宁> 在 2025-04-24 上传 | 大小：612kb | 下载：0

[VHDL编程] Verilg-135samples

说明：verilogHDL程序设计 FPGA Design - Best Practices- FPGA Design- Best Practices
<李宁> 在 2025-04-24 上传 | 大小：112kb | 下载：0