[VHDL编程] Chapter7Sample

说明：
<玄冰> 在 2025-01-14 上传 | 大小：10kb | 下载：0

[VHDL编程] Chapter8Sample

说明：用FPGA实现的VGA/LCD显示的相关知识,包含了程序的主要结构和主要功能模块的实现过程-Using FPGA to achieve the VGA/LCD display relevant knowledge, including the procedures for the main structure and main function modules of the realization process
<玄冰> 在 2025-01-14 上传 | 大小：127kb | 下载：0

[VHDL编程] dct

说明：里面含有vhdl和verilog 版本,很好用!dct变换用得很多啊!-Which contains a VHDL and Verilog versions of very good use! Dct transform with a lot ah!
<萧勇> 在 2025-01-14 上传 | 大小：122kb | 下载：0

[VHDL编程] qqq

说明：数字滤波器的vhdl源代码.在quartus上运行过,里面还有matlab的仿真文件.-Digital filter of the VHDL source code. In Quartus run-off, along with the simulation matlab file.
<萧勇> 在 2025-01-14 上传 | 大小：26kb | 下载：0

[VHDL编程] vga1

说明：vga显示代码,里面有ise工程文件,是直接调过去的,大家下载下来吧-vga display code, which has ise project file is transferred directly past, everyone download it
<萧勇> 在 2025-01-14 上传 | 大小：126kb | 下载：0

[VHDL编程] eternityclock

说明：自己写的扩展功能时钟，增加了年、月日计时，verilog代码，已在spatarn3实现。-Write their own extensions clock, an increase of the year, month day time, verilog code in spatarn3 realize.
<xiayu> 在 2025-01-14 上传 | 大小：4kb | 下载：0

[VHDL编程] DDS1

说明：DDS信号发生器，能产生多种波形，正玄波，三角波，方波，频率可调，相位可调-DDS signal generator, can produce a variety of waveforms, are mysterious wave, triangle wave, square wave, frequency tunable, phase adjustable
<张俊> 在 2025-01-14 上传 | 大小：1.06mb | 下载：0

[VHDL编程] ps2

说明： 用键盘控制FPGA，再由FPGA控制VGA显示器是好东西-Use the keyboard to control FPGA, and then by the FPGA to control VGA display is a good thing
<张俊> 在 2025-01-14 上传 | 大小：455kb | 下载：0

[VHDL编程] VGA_test1

说明： 用VHDL语言写的VGA 控制程序，已经验证过，绝对好用！-VHDL language used to write the VGA control procedures have been verified, the absolute ease of use!
<张俊> 在 2025-01-14 上传 | 大小：224kb | 下载：0

[VHDL编程] fsk

说明：FSK信号发生器，基于VHDL语言，好用的！-FSK signal generator, based on the VHDL language, useful!
<张俊> 在 2025-01-14 上传 | 大小：273kb | 下载：0

[VHDL编程] uart1

说明： 串口程序，基于VHDL 的，很好的程序 快下吧-Serial procedures, based on VHDL, and a very good program, are you fast
<张俊> 在 2025-01-14 上传 | 大小：564kb | 下载：0

[VHDL编程] NCO_ip

说明： NCO的VHDL程序，是利用IP核生成的，超好的，快下吧-NCO of the VHDL process is the use of nuclear-generated IP, super good, fast, are you
<张俊> 在 2025-01-14 上传 | 大小：125kb | 下载：0