资源列表
[VHDL编程] A-to-D-VerilogHDL
说明:在硬體上將十進制轉二進制,不需要使用加法器的運算方式,大大減少運算的時間。-In terms of hardware decimal to binary will be no need to use adder computing the way, greatly reducing the computing time.<旻倫> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] cy7c68013fpga
说明:BulkIn是FPGA向CY7C68013发送数据 BulkOut是FPGA从CY7C68013接收数据,可以用LED显示 -BulkIn is the FPGA to the CY7C68013 is BulkOut send data CY7C68013 receive data from the FPGA, you can use LED display<简> 在 2024-11-18 上传 | 大小:259kb | 下载:0
[VHDL编程] CY7c68013_FPGA_Read_Sram
说明:FPGA读SRAM中的数再传给CY7C68013-Reading SRAM in the FPGA, then pass on a few CY7C68013<简> 在 2024-11-18 上传 | 大小:263kb | 下载:0
[VHDL编程] CY7c68013_fpga_write_sram
说明:FPGA将从CY7C68013读到的数写入SRAM-FPGA will read a few CY7C68013 write SRAM<简> 在 2024-11-18 上传 | 大小:280kb | 下载:0
[VHDL编程] FPGA_write_sram
说明:FPGA向SRAM中写入数据,VHDL编程-FPGA to the SRAM write data, VHDL programming<简> 在 2024-11-18 上传 | 大小:256kb | 下载:0
[VHDL编程] PIPELINE_MUL_ADD
说明:利用2個加法器及2個乘法器加上平行化處理來實現-The use of two adders and two multipliers together with the parallel processing to achieve<旻倫> 在 2024-11-18 上传 | 大小:20kb | 下载:0