[VHDL编程] FPGA_bit_clock_data_recovery

说明：基于FPGA的新型数据位同步时钟提取(CDR)实现方法-New FPGA-based data bit sync clock extraction (CDR) method
<sam zeng> 在 2024-11-18 上传 | 大小：91kb | 下载：0

[VHDL编程] DE2_Default

说明：DE2开发版的默认程序，verilog，里面对各个模块都进行了控制，而且程序非常规范，值得学习-DE2 development version of the default proceedings, verilog, inside of each module have been controlled and standardized procedures, it is worth learning
<张伟> 在 2024-11-18 上传 | 大小：3mb | 下载：0

[VHDL编程] PS2

说明：使用XLINX的FPGA实现P/S2的键盘接口-The FPGA using XLINX realize P/S2 keyboard interface
<toneytang> 在 2024-11-18 上传 | 大小：3kb | 下载：0

[VHDL编程] suoxianghuan

说明：使用XILINX的FPGA进行简单的倍频
<toneytang> 在 2024-11-18 上传 | 大小：4kb | 下载：0

[VHDL编程] S6_LCD_VHDL

说明：采用vhdl语言编写的16x2液晶显示模块的驱动程序。在quartus中编译完成，可直接运行-err
<李晨> 在 2024-11-18 上传 | 大小：426kb | 下载：0

[VHDL编程] VGA_LCD_IP

说明：vga ipcore的verilog代码
<> 在 2024-11-18 上传 | 大小：484kb | 下载：0

[VHDL编程] pwm

说明：
<李其> 在 2024-11-18 上传 | 大小：22kb | 下载：0

[VHDL编程] DCT

说明：用verilog语言实现DCT编解码 附有DCT的说明-Using Verilog language realize DCT codec with a descr iption of DCT
<周韧研> 在 2024-11-18 上传 | 大小：64kb | 下载：0

[VHDL编程] ethernet__verilog

说明：fpga模拟以太网物理层的源代码，用verilog硬件描述语言开发。-FPGA simulation of the Ethernet physical layer of the source code, using Verilog hardware descr iption language development.
<王贤> 在 2024-11-18 上传 | 大小：323kb | 下载：0

[VHDL编程] 8stepSymmetryCoefficientFilter

说明：8阶对称系数并行FIR滤波器(verilog)用作数字滤波，系数可调。根据实际截止频率决定。-8-order FIR filter symmetric coefficients parallel (verilog) used for digital filtering, adjustable coefficient. Decisions based on the actual cut-off frequency.
<TGY> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] CAM

说明：用VHDL编写的程序，关于内容寻址寄存器。是最新的匹配技术，很具有发展前景-VHDL procedures used to prepare, on the content-addressable registers. Is the latest matching technology, it is promising
<关澈> 在 2024-11-18 上传 | 大小：320kb | 下载：0

[VHDL编程] FIR

说明：此文件包括FIR滤波器的设计对EDA的介绍，以及用VHDL语言实现FIR滤波器的FPGA实现-This document includes the design of FIR filters on the EDA
<solor1985> 在 2024-11-18 上传 | 大小：2.41mb | 下载：0