资源列表

« 1 2 ... .83 .84 .85 .86 .87 2788.89 .90 .91 .92 .93 ... 4311 »

[VHDL编程6

说明:该程序包含了完整的实体结构,实现的是一个K位xK位的布斯乘法器-The program includes a complete physical structure, to achieve a K xK-bit Booth multiplier
<> 在 2025-02-24 上传 | 大小:1kb | 下载:0

[VHDL编程5

说明:七段字符显示器逻辑功能的VHDL语言程序,本程序采用IF语句形式-VHDL language program of the seven-segment character display logic functions
<> 在 2025-02-24 上传 | 大小:1kb | 下载:0

[VHDL编程4

说明:8x9FIFO逻辑功能的VHDL语言程序,程序中定义了四个进程,用来寄存数据,控制读指针,控制写指针以及控制三态输出-VHDL language program for 8x9FIFO logic function, the program defines four processes for data storage to control the read pointer to control the write pointer as
<> 在 2025-02-24 上传 | 大小:1kb | 下载:0

[VHDL编程verilog18b20

说明:DS18B20操作,verilog HDL-DS18B20control,verilog HDL
<曾晓荣> 在 2025-02-24 上传 | 大小:2kb | 下载:0

[VHDL编程AD603

说明:AD603的程序,AD603的基于FPGA的编程文件,并希望后者学者希望份额AD603verilog语言 -AD603 program, the file on the AD603 FPGA-based programming, and hope that the latter scholars want AD603verilog languages ​ ​ share
<高辉> 在 2025-02-24 上传 | 大小:3kb | 下载:0

[VHDL编程8bitDDS

说明:在QUARTUS II 8.0下做的基于DDS的多功能调制器,可实现ASK、FSK、BPSK调制。用SIGNALTAP仿真测试正确。-A In multi-function modulator based on DDS in QUARTUS II 8.0 , can realize the ASK, FSK, BPSK modulation. With SIGNALTAP simulation test right.
<高飞> 在 2025-02-24 上传 | 大小:3.64mb | 下载:0

[VHDL编程Taximeter-VHDL

说明:基于FPGA的出租车计价器,包括计程、计时、计费模块-FPGA-taxi meter, including the meter, timing, billing module
<徐清源> 在 2025-02-24 上传 | 大小:12kb | 下载:0

[VHDL编程VERILOGtutorial

说明:这是关于verilog的入门教程,对初学者以后的学习有很大的帮助作用。-This is about the verilog how-to tutorials, for beginners to learn later has very great help role.
<刘宁> 在 2025-02-24 上传 | 大小:42.2mb | 下载:0

[VHDL编程SJA_BCANFUNC

说明:SJA1000源代码点点滴滴介绍的很详细-SJA1000 source program
<张海洋> 在 2025-02-24 上传 | 大小:4kb | 下载:0

[VHDL编程uartfifo

说明:verilog实现的fifo到串口数据通信-verilog achieve fifo to the serial data communication
<唐华> 在 2025-02-24 上传 | 大小:619kb | 下载:0

[VHDL编程vgachar

说明:verilog实现的VGA控制器,简易VGA控制器-verilog achieve VGA control
<唐华> 在 2025-02-24 上传 | 大小:403kb | 下载:0

[VHDL编程sdram_mdl

说明:verilog实现SDRAM控制器,quartus工程-verilog SDRAM controller, quartus project
<唐华> 在 2025-02-24 上传 | 大小:2.18mb | 下载:0
« 1 2 ... .83 .84 .85 .86 .87 2788.89 .90 .91 .92 .93 ... 4311 »

源码中国 www.ymcn.org