[VHDL编程] Verilog-digital-design-and-synthesis

说明：学习verilogHDL语言的经典之作！-a guide to digital design and synthesis (second edition)
<小牛飞飞> 在 2025-02-24 上传 | 大小：12.08mb | 下载：0

[VHDL编程] Example-b4-1

说明：1. 定制一个双端口RAM，DualPortRAM 2. 在顶层工程中实例化这个RAM 3. 实现这个工程，在Quartus II仿真器中做门级仿真 4. 在ModelSim中对这个工程进行RTL级仿真 -Customize a dual port RAM, DualPortRAM On the top floor of the RAM engineering instantiation To realize t
<颜小超> 在 2025-02-24 上传 | 大小：6.97mb | 下载：0

[VHDL编程] ALU

说明：ALU 与ALU控制器 实验 VHDL Verilog 语言设计-ALU VHDL Verilog
<abc> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] zhankongbi

说明：能对输入的方波信号进行占空比测试，在两位数码管上显示出来-Can the input of square wave signal than empty testing, in two digital tube test results show that will come out
<> 在 2025-02-24 上传 | 大小：2.13mb | 下载：0

[VHDL编程] FPGAled

说明：通过状态机对输出状态进行切换，产生不同的效果-Through the state machine to switch the output state, produce different effect
<> 在 2025-02-24 上传 | 大小：393kb | 下载：0

[VHDL编程] logic

说明：学习FPGA常用的一些门电路，各种门电路，D触发器-Some of the commonly used learning FPGA implication
<> 在 2025-02-24 上传 | 大小：5.9mb | 下载：0

[VHDL编程] lcd12864

说明：基于FPGA的128*64的液晶显示控制，对刚学习用FPGA控制液晶显示的同学有一定的帮助-On FPGA 128* 64 LCD display and control
<> 在 2025-02-24 上传 | 大小：414kb | 下载：0

[VHDL编程] DA

说明：基于FPGA的对DAC0832的控制的一个简单的程序，帮助初学者理解-Based on FPGA for control of the DAC0832 a simple procedure, to help beginners understanding
<> 在 2025-02-24 上传 | 大小：760kb | 下载：0

[VHDL编程] AD

说明：基于FPGA的对ADC0809控制的一些实例，对初学者有一定的帮助-Based on FPGA for control of the ADC0809 a simple procedure, to help beginners understanding
<> 在 2025-02-24 上传 | 大小：746kb | 下载：0

[VHDL编程] ra3_lib

说明：serial FIR filter with 2048 tap. Clock runs 4048 times faster than sampling frequency to finish FIR filter calculations before the next sample. Filter coefficients can be loaded in ROM as .hex file. Suitable for room rev
<Abdullah> 在 2025-02-24 上传 | 大小：5.03mb | 下载：0

[VHDL编程] HIT_test

说明：哈工大的组成原理课程设计，主要是verilog实现20几个常用指令-HIT the composition principles of curriculum design, verilog achieve 20 several commonly used instructions
<piglet> 在 2025-02-24 上传 | 大小：1.97mb | 下载：0

[VHDL编程] PS_2

说明：时钟为50MHz的 可以用的,在fpga开发板上测试过的，可以直接拿来当做模块用-Clock to 50MHz . can be used
<jay> 在 2025-02-24 上传 | 大小：77kb | 下载：0