[VHDL编程] DataRecovery

说明：利用过采样技术，适用于FPGA对百兆左右的突发数据进行恢复-FPGA can recover burst 100MHz data based on over sampling
<张无忌> 在 2025-03-01 上传 | 大小：1.58mb | 下载：0

[VHDL编程] Net1

说明：适合检验DE2版进行局域网传输检测的小程序。服务器电脑发出指令，通过局域网控制连接到网络的DE2点亮或关闭一盏LED灯-a VB test programme to test the pc send message to control the led on the De2 board through local net
<张无忌> 在 2025-03-01 上传 | 大小：12kb | 下载：0

[VHDL编程] vga_rtl

说明：VGA显示FPGA verilog代码.分辨率可设置。-VGA display verilog code for FPGA.resolution can be set
<wuzhen> 在 2025-03-01 上传 | 大小：3kb | 下载：0

[VHDL编程] SGvga

说明：基于System Generator 实现Xilinx FGPA的VGA显示模块，板块Nexys™ 3 Spartan-6 FPGA Board，可以直接把.bit文件下进去进行。 具体说明可以参考本人博客：http://www.openhw.org/wenlong0601/blog/12-03/239390_f7ef3.html-Based on the System Generator Xilinx FGPA VGA
<张文龙> 在 2025-03-01 上传 | 大小：1.17mb | 下载：0

[VHDL编程] uar_bmp

说明：在sopc平台上面，实现电脑通过串口发送彩色bmp格式图片并显示到lcd上面。-a color picture can be displayed in LCD though UART.
<熊杰> 在 2025-03-01 上传 | 大小：3kb | 下载：0

[VHDL编程] CPU

说明：十指令简易CPU实现代码，可向外设端口读写数据-ten instruction simply cpu,it can write and read data to other equipment
<萝卜> 在 2025-03-01 上传 | 大小：1.05mb | 下载：0

[VHDL编程] traffic-light

说明：自己编写的用VHDL代码，实现十字路口红绿灯控制。并且能用数码管显示不同灯的显示时间倒计时。-His writing the code with VHDL, realize the intersection traffic light control. And can the digital display different lamp shows the time countdown.
<chenhenhao> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO2

说明：用verilog HDL语言编写的fifo存储器源文件 -Using Verilog language HDL FIFO memory source file
<王浩宇> 在 2025-03-01 上传 | 大小：1.41mb | 下载：0

[VHDL编程] digital_clock_top

说明：vhdl实现数字钟的开发，并在DE-2板子上实现，可调时、调分-VHDL realize the development of digital clock , the platform is DE-2 board,which can Regulation time and minite
<张恒毅> 在 2025-03-01 上传 | 大小：98kb | 下载：0

[VHDL编程] oc_i2c_masterI2CIP

说明：oc_i2c_master 经过验证有效ip核 IIC ip核-oc_i2c_master
<bearfar> 在 2025-03-01 上传 | 大小：190kb | 下载：0

[VHDL编程] SRC

说明：流水线cpu 顶层模块verilog源代码，和ALU子模块源代码-Pipelined cpu top-level module verilog source code, and the ALU sub-module source code
<吴慧> 在 2025-03-01 上传 | 大小：2kb | 下载：0

[VHDL编程] elevltor

说明：八层电梯的控制器，verilog实现。内附有详细源码。--The controller of three 8-level elevators, designed with Verilog. The design is detailedly represented in the DOC as well as the source code.
<shenge > 在 2025-03-01 上传 | 大小：628kb | 下载：0