[VHDL编程] all_MedFilter_VHDL

说明：本文介绍了中值滤波算法的FPGA详细实现，很详细，很全-This article describes the median filter algorithm to achieve the FPGA detailed, very detailed, very full
<杨遥> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] booth_multiplier

说明：This source code makes 8 X 8 booth multiplier and it is coded in Velilog HDL.
<KIMD> 在 2025-03-04 上传 | 大小：10.96mb | 下载：0

[VHDL编程] array-multiplier

说明：source code for array multiplier
<pavan vinayak> 在 2025-03-04 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_send

说明：uart的verilog代码，在赛灵思的spartan 3E上经过验证，电路有一定的质量。-The verilog uart code, in the spirit of the best Spartan 3 E after verification, circuit has certain quality.
<skjin> 在 2025-03-04 上传 | 大小：1.62mb | 下载：0

[VHDL编程] UART_acpt

说明：The verilog uart code, in the spirit uart的verilog代码，在赛灵思的spartan 3E上经过验证，电路有一定的质量。-The verilog uart code, in the spirit of the best Spartan 3 E after verification, circuit has certain quality.
<skjin> 在 2025-03-04 上传 | 大小：399kb | 下载：0

[VHDL编程] VHDL

说明：VHDL基本源程序，你可以通过这个学会VHDL语言。-VHDL it is important！i think it help for you .
<付道文> 在 2025-03-04 上传 | 大小：527kb | 下载：0

[VHDL编程] codes

说明：various mac unit designs are looked into taking consideration of aspects such as low power and high speed. higher throughput is being aimed at-various mac unit designs are looked into taking consideration of aspects suc
<Deepak Srinivasan> 在 2025-03-04 上传 | 大小：637kb | 下载：0

[VHDL编程] RSIC_CPU2

说明：这是一个用verilog编写的RSIC CPU模型，几个必要的模块都已经齐全，有兴趣的可以再完善更多的功能-This is a verilog written RSIC CPU model, several necessary modules are already complete, are interested in more features can be further improved
<宇龙> 在 2025-03-04 上传 | 大小：232kb | 下载：0

[VHDL编程] dcm_IP

说明：这是一个用verilog语言编写的程序，利用了自带的DCM IP核，可以做练习用-This is a program written in verilog using a built-in DCM IP core, you can do the exercises with...
<宇龙> 在 2025-03-04 上传 | 大小：278kb | 下载：0

[VHDL编程] jtag_atlantic_terminal

说明：jtag communication between on chip jtag_uart and PC host
<gronkjear> 在 2025-03-04 上传 | 大小：20kb | 下载：0

[VHDL编程] PN_m.sequence

说明：关于编译的一个3位伪随机序列源文件，简单实用，适合作例题看！-Compiled on a three pseudo-random sequence of source files, simple and practical, suitable for example to see!
<陈琳> 在 2025-03-04 上传 | 大小：1.26mb | 下载：0

[VHDL编程] IC_Viterbi

说明：forward error correction
<mehdi> 在 2025-03-04 上传 | 大小：33kb | 下载：0