[VHDL编程] Desktop

说明：adder verilog. is not c language. just an adder in verilog
<zotillo> 在 2025-03-04 上传 | 大小：1.85mb | 下载：0

[VHDL编程] UART1-Receive-and-dispatch

说明：这是一个UART1 收发实验程序，调试通过，仅供参考-This is an UART1 to receive and dispatch to test procedure and adjust to try to pass and only provide a reference...
<袁先生> 在 2025-03-04 上传 | 大小：51kb | 下载：0

[VHDL编程] ddr_model_c3

说明：DDR仿真模型，采用erilong语言，FPGA开发DDR控制器必备-DDR simulation module verilog
<张雪松> 在 2025-03-04 上传 | 大小：9kb | 下载：0

[VHDL编程] FFT288

说明：本部分是128点的fft,经过了modelsim的仿真验证.里面采用了华莱士树等结构,整体结构采用2-It is 128 point fft,which has been verificated in the modelsim.In the verilog code ,we use hulaishi tree.we use 288 architecture to complete it.
<gaod> 在 2025-03-04 上传 | 大小：1.02mb | 下载：0

[VHDL编程] fpga_com_intf

说明：一个简单的串口通信程序，verilog, 很容易实现，而且占资源很少-a simple serial interface
<lilibang> 在 2025-03-04 上传 | 大小：1kb | 下载：0

[VHDL编程] ISE-use-guide-the-full-version

说明：ISE使用指南完整版。ISE是使用XILINX的FPGA的必备的设计工具.-ISE use guide the full version. XILINX FPGA ISE is to use the necessary design tools.
<sunhuiping> 在 2025-03-04 上传 | 大小：7.1mb | 下载：0

[VHDL编程] VHDL-the-count

说明：利用VHDL 硬件描述语言设计一个0~9999 的加法计数器。根据一定频率的触发 时钟，计数器进行加计数，并利用数码管进行显示，当计数到9999 时，从0 开始重新计数-Use of VHDL hardware descr iption language design a 0 ~ 9999 addition counter. According to a certain frequency of the trigger The
<sunhuiping> 在 2025-03-04 上传 | 大小：633kb | 下载：0

[VHDL编程] pci9056db-091b_296305

说明：PCI9056芯片详细资料。包含有12章的内容，全英文版。-PCI9056 chip detailed information. Contains a chapter 12 of the content, the English version.
<sunhuiping> 在 2025-03-04 上传 | 大小：3.09mb | 下载：0

[VHDL编程] PCI-XIEYI

说明：PCI协议中文版的，还有一个有关PCI的PPT，一起放在文件里，比较好。-PCI agreement of the Chinese edition, and a relevant PCI s PPT, together within the file, better.
<sunhuiping> 在 2025-03-04 上传 | 大小：1.4mb | 下载：0

[VHDL编程] zhengxuanxinhaofashengqi

说明：使用ISE 软件调用IP 核进行数字集成电路设计的方法，正弦信号发生器-Use ISE software call IP core digital IC design method, sine signal generator
<sunhuiping> 在 2025-03-04 上传 | 大小：2.74mb | 下载：0

[VHDL编程] Equal-precision-frequency-meter

说明：等精度频率计，测频范围为1~50MHZ，可测脉宽-Main measurement frequency, pulse width equal precision frequency meter.Measuring frequency range is between 1hz
<叶洋> 在 2025-03-04 上传 | 大小：292kb | 下载：0

[VHDL编程] A-VLSI-PROGRESSIVE-CODING-FOR-WAVELET-BASED-IMAGE

说明：this fpga based vhdl coding and report for wavlet based image compression in vhdl -this is fpga based vhdl coding and report for wavlet based image compression in vhdl
<tejas> 在 2025-03-04 上传 | 大小：3.38mb | 下载：0