[VHDL编程] Bintograyconverter

说明：二进制到格雷码转换ASD ASD ASD-binary Gray code conversion to ASD ASD ASD ASD ASD
<徐登伟> 在 2024-11-17 上传 | 大小：2kb | 下载：0

[VHDL编程] crc_32_16

说明：crc校验功能，用硬件语言实现，vhdl或者verilog实现。逻辑功能。-crc check function, hardware language, verilog or vhdl achieve. Logic function.
<likj> 在 2024-11-17 上传 | 大小：290kb | 下载：0

[VHDL编程] vhdlduogelizi

说明：多个VHDL程序,跟大家参考,交流,谢谢,了,大家 -many VHDL procedures, with reference exchange, thank you, and we
<可耕地> 在 2024-11-17 上传 | 大小：313kb | 下载：0

[VHDL编程] vhdlfinishcpu

说明：用vhdl实现简单cpu的功能,能够很好的帮助特别是初学者学习vhdl的功能!-with vhdl cpu to achieve simple function can be very helpful, especially beginners learning vhdl function!
<敖鱼> 在 2024-11-17 上传 | 大小：52kb | 下载：0

[VHDL编程] mipsinverilogandvhdl

说明：mips prcessor in Verilog and vhdl-mips prcessor in vhdl and Verilog
<张六封> 在 2024-11-17 上传 | 大小：7kb | 下载：0

[VHDL编程] ddschengxu

说明：dds程序 有原理图 代码 哈哈 dds程序 有原理图 代码 -dds procedures diagram code says dds procedures diagram code
<> 在 2024-11-17 上传 | 大小：22kb | 下载：0

[VHDL编程] DJDPLJ_T

说明：本VHDL源代码由顶层模块、测频模块、驱动模块、计算模块、LCD显示模块、复位模块组成，能精确检测从1--100M频率，误差极小且恒定。-the VHDL source code from the top module, measuring frequency module, driver modules, modules, LCD display module, reduction modules, can be used to ac
<刘刚> 在 2024-11-17 上传 | 大小：470kb | 下载：0

[VHDL编程] verilog111

说明：verilog 的东西好好用的呢，那是verilog 学习者的必备东西哦-verilog things properly used it, it is an essential learners verilog things oh
<> 在 2024-11-17 上传 | 大小：5kb | 下载：0

[VHDL编程] CHENGFAQI

说明：本源码是高速并行乘法器的设计源码，开发软件为MAX+PLUS.输入为两个带符号的二进制数-the source is a high-speed parallel multiplier design source, development of software for MAX PLUS. with the importation of two symbols of binary-
<朱冬梅> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] 20040810319xiyijiVHDL

说明：自己 写的课程设计 ，用vhdl写的模拟洗衣机，希望对大家有帮助-himself wrote the curriculum design, simulation vhdl wrote washing machines, we hope to help
<伍杰> 在 2024-11-17 上传 | 大小：1.26mb | 下载：0

[VHDL编程] fpgacaiji

说明：自己课程设计写的程序，用FPGA控制ADC0809的转换时序来完成模/数转换，然后将转换完的数字信号传递给0832-write their own curriculum design process, Connection between ADC 0809 FPGA control the timing to complete the conversion analog/digital conversion, End then conv
<xuman> 在 2024-11-17 上传 | 大小：3kb | 下载：0

[VHDL编程] !061210[1].pdf

说明：基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片-FPGA-based hardware and software asynchronous FIFO to achieve, through the Verilog programming downloaded to the FPGA chip after
<youren> 在 2024-11-17 上传 | 大小：236kb | 下载：0