资源列表
[VHDL编程] ls12_mux16
说明:一个16位乘法器的veriolog语言实现。使用初学着。-A 16-bit multiplier veriolog language. Use a novice.<1412> 在 2024-11-16 上传 | 大小:959kb | 下载:0
[VHDL编程] tst_ds1621
说明:-- State machine for reading data from Dallas 1621 -- -- Testsystem for i2c controller--- State machine for reading data from Dall as 1621---- Testsystem for i2c controller<郑开科> 在 2024-11-16 上传 | 大小:2kb | 下载:0
[VHDL编程] wishbone_i2c_master
说明:-- WISHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on simple_i2c -- rev. 0.2 april 27th 2001, fixed incomplete sensitivity list on assign_dato process (thanks to Matt Ose<郑开科> 在 2024-11-16 上传 | 大小:5kb | 下载:0
[VHDL编程] add_sub_lab2
说明:实验课的作业,包括半加器、全加器、加/减法器,使用逻辑图和VHDl描述,包括分析和报告。-experiment include the operation of a half adder, full adder, plus/subtraction device, and the use of logic diagram VHDl descr iption, including analysis and reporting.<徐轶尊> 在 2024-11-16 上传 | 大小:59kb | 下载:0
[VHDL编程] 110detector_lab
说明:一个简单的探测110三位的探测器,用逻辑图和vhdl描述,包括实验报告和测试图。-a simple survey of 110 three detectors, and a logical map vhdl descr iption, including reports and experimental test plan.<徐轶尊> 在 2024-11-16 上传 | 大小:140kb | 下载:0
[VHDL编程] 2460100Time
说明:24,60,100进制的计数器,还有数字时钟,欢迎下载哦~-24,60,100 229 of the counter, digital clock also welcome to download oh ~<张春> 在 2024-11-16 上传 | 大小:2kb | 下载:0
[VHDL编程] addersubtractor
说明:这是个vhdl编写的16bit的加减法器-This is vhdl prepared by the modified instruments used in the 16bit<马永涛> 在 2024-11-16 上传 | 大小:1kb | 下载:0