[VHDL编程] 66vhdl_src

说明：66个vhdl的常用源代码，包括有双向口、状态机等，自解压后看vhdl_example.html列表说明.exe-66 vhdl common source code, including the two-mouth state machine, Since unpacked see vhdl_example.html tabulated. exe
<刘丙周> 在 2024-11-16 上传 | 大小：96kb | 下载：0

[VHDL编程] uartvhdl

说明：一个在FPGA芯片上实现UART功能的vhdl源代码，提供了UART的集成-an FPGA chip to achieve UART function vhdl source code, providing integrated UART
<王利> 在 2024-11-16 上传 | 大小：10kb | 下载：0

[VHDL编程] b60jian2

说明：60进制减法 相比较 代码效率高 可以进行级联-60 compared to 229 subtraction efficient code can be concatenated
<johu> 在 2024-11-16 上传 | 大小：2kb | 下载：0

[VHDL编程] CummingsSNUG2002SJ_Resets

说明：Synchronous Resets? Asynchronous Resets?I am so confused!How will I ever know which to use? 复位信号的论文-Synchronous Resets Asynchronous Resets I am so confused! How will I ever know which to use Minute Signal-paper
<黄名> 在 2024-11-16 上传 | 大小：237kb | 下载：0

[VHDL编程] 1553_enc_dec

说明：1553B的编解码程序很好用给大家分享 -the series 1553B decoder procedure is useful for everyone to share share
<黄名> 在 2024-11-16 上传 | 大小：31kb | 下载：0

[VHDL编程] seq_gen_576

说明：高清电视HDTV信号发生器，576P逐行，VHDL语言，ALTERA的Quartus II开发平台-HDTV HDTV signal generator, 576P progressive, VHDL, Altera's Quartus II development platform
<lidan> 在 2024-11-16 上传 | 大小：158kb | 下载：0

[VHDL编程] EthernetMAC10100Mbps.tar

说明：ethernet 10 0M MAC-ethernet MAC 10,100 M
<wing> 在 2024-11-16 上传 | 大小：913kb | 下载：0

[VHDL编程] Avalon_VGA

说明：Avalon_VGA，-- This design provides an interface to the Alcahest VGA daughter card. -- The design comprises of an 8-bit VGA driver with Avalon bus interfaces. There are a total of -- three Avalon interfaces.-Avalon_VG
<陈朋> 在 2024-11-16 上传 | 大小：16kb | 下载：0

[VHDL编程] xapp616

说明：A Huffman implementation reference design in both VHDL and Verilog is provided by the Xilinx-A. Huffman implementation reference desig n in both VHDL and Verilog is provided by the Xili nx
<> 在 2024-11-16 上传 | 大小：13kb | 下载：0

[VHDL编程] yimazhenque

说明：47译码器器的verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助-47 decoder for verilog source code, compiled simulation, absolute authenticity, helpful for beginners
<刘东辉> 在 2024-11-16 上传 | 大小：21kb | 下载：0

[VHDL编程] lpm_mul

说明：８＊８的乘法器verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助-8* 8 Multiplier verilog source code, compiled simulation, absolute authenticity, helpful for beginners
<刘东辉> 在 2024-11-16 上传 | 大小：27kb | 下载：0

[VHDL编程] binary2bcd

说明：This build is for developing a "binary-to-BCD" converter for use in // displaying numerals in base-10 so that people can read and interpret the // numbers more readily than they could if the numbers were displayed in
<陈朋> 在 2024-11-16 上传 | 大小：41kb | 下载：0