[VHDL编程] conv_enc

说明：卷积码编码，用veriolog实现一个（2,1,3）卷积编码-Convolutional coding, with veriolog implement a (2,1,3) convolutional code
<瑶云城> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA.doc20070814

说明：eda的使用,让人知道该如何使用eda，学会使用eda-eda useing,learn
<熙曦> 在 2025-03-21 上传 | 大小：1.95mb | 下载：0

[VHDL编程] cop2000

说明：模型机仿真的VHDL语言描述，在xilink9.1环境中实现。-VHDL simulation model of machine language to describe, in xilink9.1 environment implementation.
<李丽> 在 2025-03-21 上传 | 大小：5kb | 下载：0

[VHDL编程] 60code

说明：本源代码基于VHDL语言，实现了模60的异步复位同步计数功能。-VHDL source code is based on the language, to achieve the synchronization module 60 of the asynchronous reset counter function.
<李丽> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] 100vhdl

说明：这里面有100个程序例子，供参考，供初学者用这些例子做些实验-there is marry progrems，about 100，these can help you do marry experiments
<aiqiqi> 在 2025-03-21 上传 | 大小：228kb | 下载：0

[VHDL编程] AES256-XILINX10.1

说明：用XILINX公司提供的NetFPGA板卡并结合软件Xilinx10.1进行系统设计，采用硬件描述语言Verilog实现了 AES-256加密算法。-Provided by XILINX board combined with software Xilinx10.1 NetFPGA system design, using Verilog hardware descr iption language implementation of
<yuanying> 在 2025-03-21 上传 | 大小：5kb | 下载：0

[VHDL编程] verilog_Manchester

说明：曼彻斯特码编码电路，在工业电路中有较好的抗干扰性，而且编码电路简单，容易在FPGA上实现-Manchester encoding circuit, the circuit in the industry in a better anti-interference, and the coding circuit is simple, easily implemented on FPGA
<史江城> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：通信中各种码型转换，CMI，HDB3，AMI，HDB等的仿真程序-Communication in a variety of format conversion, CMI, HDB3, AMI, HDB and other simulation programs
<郭小沫> 在 2025-03-21 上传 | 大小：2kb | 下载：0

[VHDL编程] LEDs

说明：LEDs VHDL源码 经修改,功能正常,可综合.-LEDs VHDL source code
<TBR> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] fpuvhdl_latest

说明：the code describle a floating point adder with verilog
<frank> 在 2025-03-21 上传 | 大小：130kb | 下载：0

[VHDL编程] F_ADD

说明：a adder with verilog-a adder with verilog
<frank> 在 2025-03-21 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL

说明：分别采用行为描述，数据流描述和结构描述 编写的VHDL代码 同时，含有各自的testbench-Behavioral descr iptions were used, the data flow schema descr iption and VHDL code written at the same time, with their testbench
<阿力> 在 2025-03-21 上传 | 大小：31kb | 下载：0